基礎・境界/NOLTA-VLSI設計技術(開催日:2013/02/25)

タイトル/著者/発表日/資料番号
Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis

,  

[発表日]2013/2/25
[資料番号]VLD2012-153
確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法(回路設計,システムオンシリコンを支える設計技術)

天木 健彦,  橋本 昌宜,  密山 幸男,  尾上 孝雄,  

[発表日]2013/2/25
[資料番号]VLD2012-154
細粒度パワーゲーティングにおけるスリープ制御回路の消費電力低減化手法の検討と評価(回路設計,システムオンシリコンを支える設計技術)

鶴井 敬大,  宇佐美 公良,  橋田 達徳,  武藤 徹也,  島田 祐樹,  

[発表日]2013/2/25
[資料番号]VLD2012-155
公的検定用プロセッサCOMET IIの組込み向けソフトコアとしての設計と評価(回路設計,システムオンシリコンを支える設計技術)

木本 慧,  泉 知論,  

[発表日]2013/2/25
[資料番号]VLD2012-156
相関が存在する再収斂パスの遅延解析(タイミング設計,システムオンシリコンを支える設計技術)

細木 雅世,  佐々木 浩志,  高島 康裕,  

[発表日]2013/2/25
[資料番号]VLD2012-157
チャネル長分割を利用した遅延制御回路とその応用(タイミング設計,システムオンシリコンを支える設計技術)

豊田 優一,  中島 由貴,  藤村 徹,  中武 繁寿,  

[発表日]2013/2/25
[資料番号]VLD2012-158
製造後スキュー調整のためのグラフ分割に基づくテスト計画(タイミング設計,システムオンシリコンを支える設計技術)

金子 峰雄,  

[発表日]2013/2/25
[資料番号]VLD2012-159
故障確率を考慮した階層型フォールト解析とその実装評価(ディペンダブル(2),システムオンシリコンを支える設計技術)

後藤 輝,  吉川 雅弥,  

[発表日]2013/2/25
[資料番号]VLD2012-160
フォールト解析対策回路を対象としたハードウェアトロイの実装と評価(ディペンダブル(2),システムオンシリコンを支える設計技術)

塚平 峻矢,  松島 大祐,  熊木 武志,  吉川 雅弥,  

[発表日]2013/2/25
[資料番号]VLD2012-161
レジスタビット反転を用いた経年劣化に強靭な多重化回路(ディペンダブル(2),システムオンシリコンを支える設計技術)

岡田 翔伍,  増田 政基,  姚 駿,  嶋田 創,  小林 和淑,  

[発表日]2013/2/25
[資料番号]VLD2012-162
複写される方へ

,  

[発表日]2013/2/25
[資料番号]
Notice for photocopying

,  

[発表日]2013/2/25
[資料番号]
奥付

,  

[発表日]2013/2/25
[資料番号]
裏表紙

,  

[発表日]2013/2/25
[資料番号]
<<12 21-34hit(34hit)