基礎・境界/NOLTA-VLSI設計技術(開催日:2012/11/19)

タイトル/著者/発表日/資料番号
束データ方式による非同期式パイプライン回路を対象とした動作合成手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)

濱田 尚宏,  齋藤 寛,  

[発表日]2012/11/19
[資料番号]VLD2012-77,DC2012-43
クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)

祖父江 亮哉,  原 祐子,  稗田 拓路,  谷口 一徹,  冨山 宏之,  

[発表日]2012/11/19
[資料番号]VLD2012-78,DC2012-44
Accurate I/O Buffer Impedance Self-adjustment using Threshold Voltage and Temperature Sensors

,  

[発表日]2012/11/19
[資料番号]VLD2012-79,DC2012-45
加算器アーキテクチャ比較評価のための消費エネルギー解析モデルの提案(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)

小西 奈緒,  宇佐美 公良,  

[発表日]2012/11/19
[資料番号]VLD2012-80,DC2012-46
HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)

赤坂 宏行,  柳澤 政生,  戸川 望,  

[発表日]2012/11/19
[資料番号]VLD2012-81,DC2012-47
SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法(低消費電力設計,デザインガイア2012-VLSI設計の新しい大地-)

阿部 晋矢,  史 又華,  宇佐美 公良,  柳澤 政生,  戸川 望,  

[発表日]2012/11/19
[資料番号]VLD2012-82,DC2012-48
解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)

上田 健司,  岩垣 剛,  市原 英行,  井上 智生,  

[発表日]2012/11/19
[資料番号]VLD2012-83,DC2012-49
耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)

中祖 達也,  大窪 涼子,  岩垣 剛,  市原 英行,  井上 智生,  

[発表日]2012/11/19
[資料番号]VLD2012-84,DC2012-50
タイミングマージンを考慮した製造後スキュー調整のためのテスト計画(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)

金子 峰雄,  

[発表日]2012/11/19
[資料番号]VLD2012-85,DC2012-51
DAGパタンを効率よく共有するためのデータ構造の提案(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)

松永 裕介,  

[発表日]2012/11/19
[資料番号]VLD2012-86,DC2012-52
動的再構成プロセッサ(DRP)技術の現状と今後の展望(基調講演,デザインガイア2012-VLSI設計の新しい大地-)

本村 真人,  古田 浩一朗,  粟島 亨,  志田 靖斉,  

[発表日]2012/11/19
[資料番号]VLD2012-87,CPM2012-117,ICD2012-81,CPSY2012-55,DC2012-53,RECONF2012-49
アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究(配置配線,デザインガイア2012-VLSI設計の新しい大地-)

藤吉 邦洋,  上 慧太朗,  

[発表日]2012/11/19
[資料番号]VLD2012-88,DC2012-54
配線可能性を保証したコモンセントロイド容量アレイ生成手法(配置配線,デザインガイア2012-VLSI設計の新しい大地-)

李 静,  楊 波,  董 青,  中武 繁寿,  

[発表日]2012/11/19
[資料番号]VLD2012-89,DC2012-55
ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価(配置配線,デザインガイア2012-VLSI設計の新しい大地-)

大谷 拓,  堀 遼平,  上岡 泰輔,  吉川 雅弥,  藤野 毅,  

[発表日]2012/11/19
[資料番号]VLD2012-90,DC2012-56
デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)

吉川 薫平,  佐々木 悠太,  市川 浩司,  齊藤 義行,  永田 真,  

[発表日]2012/11/19
[資料番号]VLD2012-91,DC2012-57
伝送線路特性のベクトルフィッティングによる有理関数近似と等価回路合成(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)

本多 大介,  關根 惟敏,  浅井 秀樹,  

[発表日]2012/11/19
[資料番号]VLD2012-92,DC2012-58
双安定ポテンシャル回路による低S/N比信号の高感度検出(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)

金井 久亮,  李 ウェン,  今川 健吾,  幕内 雅巳,  植松 裕,  大坂 英樹,  

[発表日]2012/11/19
[資料番号]VLD2012-93,DC2012-59
3次元FPGAアレイHPCシステムVocaliseの性能評価(設計事例,デザインガイア2012-VLSI設計の新しい大地-)

集 祐介,  黎 江,  久保 泰正,  田向 権,  関根 優年,  

[発表日]2012/11/19
[資料番号]VLD2012-94,DC2012-60
WEBアプリ回路と直結したTCP/IPスタック回路の性能評価(設計事例,デザインガイア2012-VLSI設計の新しい大地-)

藤田 琴子,  田向 権,  関根 優年,  

[発表日]2012/11/19
[資料番号]VLD2012-95,DC2012-61
電源分配回路網の非構造メッシュ化と局所陰的LIMによる高速過渡解析(電力解析,デザインガイア2012-VLSI設計の新しい大地-)

岡田 慎吾,  關根 惟敏,  浅井 秀樹,  

[発表日]2012/11/19
[資料番号]VLD2012-96,DC2012-62
<<123>> 21-40hit(54hit)