基礎・境界/NOLTA-VLSI設計技術(開催日:2000/11/23)

タイトル/著者/発表日/資料番号
大規模スーパースカラプロセッサ向け命令発行機構

佐藤 寿倫,  中村 佑介,  有田 五次郎,  

[発表日]2000/11/23
[資料番号]VLD2000-87,ICD2000-144,FTS2000-52
コデザイン環境におけるメタ記述からハードウェア/ソフトウェアコジェネレーション

エコーファジャル ヌルプラセティヨー,  山下 源,  曹 ユン,  安浦 寛人,  

[発表日]2000/11/23
[資料番号]VLD2000-88,ICD2000-145,FTS2000-53
特定用途向けDSP用リターゲッタブルコンパイラによるデータパス指向協調設計手法

渡辺 辰雄,  石浦 菜岐佐,  

[発表日]2000/11/23
[資料番号]VLD2000-89,ICD2000-146,FTS2000-54
C言語を用いた音声認識・学習LSIの設計と実現について

中村 一博,  朱 強,  丸岡 新治,  堀山 貴史,  木村 普二,  渡邉 勝正,  

[発表日]2000/11/23
[資料番号]VLD2000-90,ICD2000-147,FTS2000-55
非同期式浮動小数点加減算回路の構成と評価

福田 伸樹,  小沢 基一,  南谷 崇,  

[発表日]2000/11/23
[資料番号]VLD2000-91,ICD2000-148,FTS2000-56
遅延情報を利用した非同期式RTL設計モデルの提案

今井 雅,  南谷 崇,  

[発表日]2000/11/23
[資料番号]VLD2000-92,ICD2000-149,FTS2000-57
Verification of Timing Constraints for Fine-Grain Pipelined Asynchronous Data-Path Circuits

,  

[発表日]2000/11/23
[資料番号]VLD2000-93,ICD2000-150,FTS2000-58
星状抽象ペトリネットの解析に関する研究

北井 智也,  米田 友洋,  

[発表日]2000/11/23
[資料番号]VLD2000-94,ICD2000-151,FTS2000-59
疑似クロネッカ決定グラフを用いたFPGA設計手法

笹尾 勤,  栗元 憲一,  松浦 宗寛,  

[発表日]2000/11/23
[資料番号]VLD2000-95,ICD2000-152,FTS2000-60
関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて

松永 裕介,  

[発表日]2000/11/23
[資料番号]VLD2000-96,ICD2000-153,FTS2000-61
TDMによる多出力LUT回路網の実現法

笹尾 勤,  松浦 宗寛,  井口 幸洋,  

[発表日]2000/11/23
[資料番号]VLD2000-97,ICD2000-154,FTS2000-62
LUTアレイ型PLDの設計と試作

冨田 明彦,  杉本 成範,  筒井 弘,  境 和久,  檜田 和浩,  泉 知論,  尾上 孝雄,  中村 行宏,  

[発表日]2000/11/23
[資料番号]VLD2000-98,ICD2000-155,FTS2000-63
Rectangle coveringを用いたタイミング制約生成手法

松永 多苗子,  松永 裕介,  

[発表日]2000/11/23
[資料番号]VLD2000-99,ICD2000-156,FTS2000-64
クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法

斉藤 誠,  東 昌秋,  高橋 篤司,  

[発表日]2000/11/23
[資料番号]VLD2000-100,ICD2000-157,FTS2000-65
準同期式設計法を用いたプロセッサ設計

大戸 友博,  石島 誠一郎,  内海 哲章,  畔上 謙吾,  高橋 篤司,  

[発表日]2000/11/23
[資料番号]VLD2000-101,ICD2000-158,FTS2000-66
シフトベクトルを考慮したコンパクトなテストデータの生成手法

戸田 隆宏,  篠木 剛,  林 照峯,  高瀬 治彦,  北 英彦,  

[発表日]2000/11/23
[資料番号]VLD2000-102,ICD2000-159,FTS2000-67
単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成

市原 英行,  井上 智生,  田村 秋雄,  

[発表日]2000/11/23
[資料番号]VLD2000-103,ICD2000-160,FTS2000-68
SPIRIT : A High Robust Combinational Test Generation Algorithm^1

,  

[発表日]2000/11/23
[資料番号]VLD2000-104,ICD2000-161,FTS2000-69
単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路のクラス

井上 美智子,  藤原 秀雄,  

[発表日]2000/11/23
[資料番号]VLD2000-105,ICD2000-162,FTS2000-70
Analyzing Path Delay Fault Testability of RTL Data Paths:A Non-Scan Approach

,  

[発表日]2000/11/23
[資料番号]VLD2000-106,ICD2000-163,FTS2000-71
<<123>> 21-40hit(45hit)