| 大会名称 |
|---|
| 2009年 情報科学技術フォーラム(FIT) |
| 大会コ－ド |
| F |
| 開催年 |
| 2009 |
| 発行日 |
| 2009/8/20 |
| セッション番号 |
| 1C |
| セッション名 |
| システムLSI設計技術 |
| 講演日 |
| 2009/09/02 |
| 講演場所(会議室等) |
| C会場（9号館1F 913教室） |
| 講演番号 |
| RC-003 |
| タイトル |
| RSA暗号プロセッサジェネレータの設計と評価 |
| 著者名 |
| 馬場 祐一, 宮本 篤志, 本間 尚文, 青木 孝文, 佐藤 証, |
| キーワード |
| RSA暗号, 高基数モンゴメリ乗算, ASIC実装, プロセッサジェネレータ |
| 抄録 |
| 本論文では,高基数モンゴメリ乗算に基づくRSA 暗号プロセッサアーキテクチャおよび,様々な設計要求に柔軟に対応可能なRSA 暗号プロセッサを生成するジェネレータを提案する.提案アーキテクチャは,高いスケーラビリティを有しており,中心となる積和演算器のアルゴリズムを自由に設定可能である.ジェネレータでは,2 種類のアーキテクチャ,5 種類の基数,および77 種類の積和演算アルゴリズムを組み合わせて計770 種類のRSA 暗号プロセッサが生成可能であり,その中から用途に応じた最適な設計を選択することができる.生成可能なすべてのRSA 暗号プロセッサを90nm CMOSライブラリにより評価し,提案アーキテクチャおよびジェネレータの有効性を検証した. |
| 本文pdf |
| PDF download (355.8KB) |