| 大会名称 |
|---|
| 2016年 ソサイエティ大会 |
| 大会コ－ド |
| 2016S |
| 開催年 |
| 2016 |
| 発行日 |
| 2016-09-06 |
| セッション番号 |
| C-12 |
| セッション名 |
| 集積回路 |
| 講演日 |
| 2016/9/22 |
| 講演場所(会議室等) |
| 工学部 N棟 N307 |
| 講演番号 |
| C-12-10 |
| タイトル |
| 高周波信号を基準とする8.865-GHz PLLの低消費電力化技術の検討 |
| 著者名 |
| ◎石川洋介, 池田 翔, 伊藤浩之, 笠松章史, 小原崇義, 野口直記, 紙透航志, ヨ ジヨン, 原 紳介, 董 鋭冰, 道正志郎, 石原 昇, 益 一哉, |
| キーワード |
| PLL, RF |
| 抄録 |
| 一般的なPhase-Locked-Loop(PLL) の参照信号には、高安定な水晶発振器が生成するMHz 帯クロックが用いられる。これをMEMS 技術等で製造可能な高周波圧電共振子に置き換えることができればCMOS LSI との集積化・パッケージ化が可能になるため、無線モジュールの小型化・低コスト化に貢献できる。しかしながら高周波圧電共振子を用いた発振器は、優れた位相雑音特性を有するが、水晶発振器に比べ周波数の製造・温度ばらつきが大きいためPLL 参照信号に利用することができなかった。我々は、この問題を解決できるカスケード型PLL技術を提案している。本発表では、前段の915MHz クロックを参照信号として動作する後段の9GHz 帯PLL について、消費電力を削減するための手法を報告する。 |
| 本文pdf |
|
PDF download
|