LC-003

バスブリッジを含む SoC アーキテクチャの設計空間探索手法 A Design Space Exploration Method for SoC Architecture Containing Bus Bridges

小橋 一寛†	坂主 圭史†
Kazuhiro Kobashi	Keishi Sakanus

武内 良典† shi Yoshinori Takeuchi 今井 正治† Masaharu Imai

1. はじめに

近年半導体微細加工技術の進歩により,従来は複数個のLSIで実装していた大規模なシステムが,1個のLSIで 実装可能になっている.その一方で,設計対象のシステムは大規模化かつ複雑化により,設計コストは増大している.設計コストを抑える手法として,IP(Intellectual Property)と呼ばれる既設計の機能モジュールを利用し,IP とバスアーキテクチャの構成を決定する IP ベース設計手 法[1]が提案されている.従来の設計手法に比べて,新規 設計する機能モジュールが少なくなることによる設計コ ストの抑制が期待できる一方で,アーキテクチャの性能 見積もりの困難さや設計空間の膨大さから,設計者が望 む性能を持つ構成を入手で探索するには,依然として大 きな設計コストがかかる.

また, SoC アーキテクチャの設計ではバスブリッジの活 用が重要である.バスブリッジは複数のバスを接続し, 異なるバスと接続する IP 間のデータ転送を可能にするモ ジュールである.バスブリッジを用いたアーキテクチャ は,複数の IP 間のデータ転送を同時に行えるため,バス ブリッジを用いていないアーキテクチャに比べて,デー タ転送時間が減少し,制約によってはアーキテクチャ全 体の性能が向上することが知られている.実際に[2,3]など の SoC でバスブリッジを用いることによる性能の向上が 図られている.

バスブリッジを扱う探索手法として[4,5]などが提案され ており,これらによってバスブリッジを含むバスアーキ テクチャの探索が可能であるが,コンポーネントの探索 は考慮されていない.一方,アーキテクチャの探索手法 としてシステムレベル・プロファイリングを用いた探索 手法[6,7]が提案されている.この手法により短時間で多数 のアーキテクチャを探索する事が可能であるが,バスブ リッジを含むアーキテクチャの探索は考慮されていない.

そこで本研究では,[6,7]の探索手法を拡張し,バスプリ ッジを含むアーキテクチャにも対応した探索手法を提案 する.提案手法では,[6,7]のアーキテクチャモデルや探索 手法,性能見積もり手法を拡張し,バスプリッジを含む アーキテクチャの探索を可能にする.

以下本稿の構成について述べる.第2節で[6,7]の手法 を説明し,第3節で提案手法を説明する.第4節で評価実 験について述べた後,第5節でまとめを行う.

システムレベル・プロファイリングを用いた アーキテクチャ探索手法

本節は[6,7]の手法について説明する.[6,7]では,対象シ ステムのシステムレベルモデルを解析し,アーキテクチ ャに依存しないシステムの動作を表現するシステムレベ ル実行順序グラフを構築する.次に様々なアーキテクチ

† 大阪大学大学院情報科学研究科, Graduate School of Information Science and Technology, Osaka University



図1システムレベルモデルの例



ャレベルモデルを生成し、アーキテクチャレベルモデル とシステムレベル実行順序グラフから、アーキテクチャ 上でのシステムの動作を表現するアーキテクチャレベル 実行依存グラフを構築する.この実行依存グラフを解析 して,そのアーキテクチャで対象システムを実行したと きの性能を見積もる.探索結果から、トレードオフ関係 にあるアーキテクチャを提示する.

2.1. システムレベルモデル

[6,7]では,対象システムのシステムレベルモデルを,デ ータ処理を示すプロセスと,プロセス間のデータ転送を 示すチャネルで表現する.プロセス及びチャネルは設計 者が与える固有の優先度を持つ.プロセスを示す点 *Pi* と チャネルを示す有向辺 *Ci*(*i*=1,2,3,4)で構成するシステムレ ベルモデルの例を図1に示す.

2.2. システムレベル実行順序グラフ

[6,7]では、プロセスは処理に必要な全てのデータをチャ ネルから受信した後にデータ処理を行い(R/E 順 序:Receive/Execute 順序)、チャネルはプロセスの処理が完 了した後にデータ転送を行う(E/S 順序:Execute/Send 順序) 順序関係が存在する.そこで、SystemC[8]で記述された対 象システムのシステムレベルモデルをコンパイルして実 行することで解析し、取得した実行順序とデータ転送量 を基に、アーキテクチャに依存しないシステムの動作を 表現するシステムレベル実行順序グラフ(SL-EOG:System Level Execution Order Graph)を構築する.

SL-EOG は, *i* 番目のプロセスの *j* 回目の処理を表す点 *Pi(j)と k* 番目のチャネルの *l* 回目の処理を表す点 *Ck(l)*を点 集合として持つ.また, R/E 順序関係及び E/S 順序関係を 表す辺と, *Pi(j)と Pi(j+1)*間及び *Ck(l)と Ck(l+1)*間の辺を辺 集合として持つ.図1のシステムレベルモデルを解析して 構築した SL-EOG の例を図2に示す.



2.3. アーキテクチャレベルモデル

[6,7]では,対象システムを処理するアーキテクチャのア ーキテクチャレベルモデルを,データを処理する機能プ ロック,機能ブロック間のデータを転送するバス,デー タを一時的に格納するバッファで構成する.アーキテク チャレベルモデルの例を図3に示す.

機能ブロックには複数個のプロセスがマッピングされ, ある時間において処理可能なプロセスから優先度の高い 1個のプロセスを処理する.ただし,1個のプロセスの 処理が完了するまでは他のプロセスを処理しないとする. また機能ブロックは,データベースに登録された IP から 選択する.データベースには IP ごとにマッピング可能な プロセスと処理サイクル数,機能プロックの動作周波数 や動的消費電力及び静的消費電力が登録されている.

バスには複数個のチャネルがマッピングされ,ある時 間において処理可能なチャネルから優先度の高い1個の チャネルを処理する.ただし,1個のチャネルの処理が 完了するまでは他のチャネルを処理しないとする.

バッファはチャネル毎に機能ブロックとバスの間に複 数個存在し,処理前もしくは転送前のデータを一時的に 格納する.1個のバッファには1回のデータ転送で転送 されるデータが格納されるとする.またバッファは,機 能ブロックが受信したデータを格納する受信バッファと, 機能プロックの処理によって生成されたデータを格納す る送信バッファに区別される.

2.4. アーキテクチャレベル実行依存グラフ

[6,7]では、アーキテクチャレベルモデルにシステムレベ ルモデルをマッピングすることで、プロセスとチャネル の間にシステムレベルモデルでは存在しなかった依存関 係が生じる.そこでシステムレベルモデルにおける順序 関係を表す SL-EOG に依存関係を表す有向辺を付加し、ア ーキテクチャレベル実行依存グラフ(AL-EDG:Architecture Level Execution Dependency Graph)を構築する.

バッファは,データの格納を始めた時に使用中となり, バッファ内の全てのデータが処理(転送)された時に空きと なる.したがって,チャネルは受信バッファが空くまで 次のデータを転送できないため,アーキテクチャレベル モデルが決定することでプロセスとデータ転送の間に依 存関係(E/R 依存:Execute/Receive 依存)が生じる.同様に, プロセスは送信バッファが空くまで次のデータを処理で きないため,アーキテクチャレベルモデルが決定するこ とでチャネルとデータ処理の間に依存関係(S/E 依 存:Send/Execute 依存)が生じる.これらの依存関係はプロ セスの処理データ数(チャネルの転送データ数)とチャネル の送信バッファ(受信バッファ)の個数から決定する.

AL-EDG は, SL-EOG に対して E/R 依存関係及び S/E 依 存関係にあるプロセスとチャネルの間に有向辺を張るこ とで得られる.図2の SL-EOG と図3のアーキテクチャレ ベルモデルを基に構築した AL-EDG を図4に示す.



2.5. アーキテクチャの実行時間見積もり手法

アーキテクチャの性能見積もりは AL-EDG を解析する ことで行う.AL-EDG の解析は,機能ブロック及びバス毎 に他の点からの有向辺を持たない点を1つ選択し,その 中から最短の実行時間を進め,実行時間が0になった点と その点からの有向辺を削除することを,AL-EDG から点が なくなるまで繰り返し行う.解析終了時の経過時間が実 行時間の見積もり値である.

2.6. アーキテクチャ探索手法

[6,7]では探索木を走査して,アーキテクチャレベルモデ ルを構築する.分枝限定法で効率よく探索することを考 慮して,探索木は根から順にプロセスマッピング,チャ ネルマッピング,バスビット幅,機能ブロックの動作周 波数,バスの動作周波数,チャネル毎のバッファの個数 に対応する点で構成し,深さ優先探索で走査する.

プロセスマッピングはプロセスを処理する機能ブロッ クを決定する.マッピングする機能ブロックはそのプロ セスを処理可能な IP をデータベースから選択する.プロ セス P1 を IP1 と IP2 に,プロセス P2 を IP1 と IP3 にマッ ピング可能なときのプロセスマッピングの例を図 5 に示す.

チャネルマッピングはチャネルを処理するバスを決定 する.アーキテクチャに含まれるバスの最大本数は設計 者が与える.プロセス *Pi* を *IPi*(*i*=1,2,3,4)にマッピングし た時のチャネルマッピングの例を図 6 に示す.

探索木の走査によって構成したアーキテクチャレベル モデルは AL-EDG を解析して実行時間を,さらに面積や 消費電力量も見積もって([6,7])評価する.

バスプリッジに対応したアーキテクチャ探索 手法の概要

[6,7]の手法は,1本のバスでデータ転送をおこなうため, バスブリッジを経由するデータ転送は考慮されていない.



図8バスブリッジを含むアーキテクチャレベルモデルの例 そこで提案手法では,新たにバスブリッジモデルを[6,7]の アーキテクチャモデルに導入し,チャネルマッピングを 拡張して,探索木の走査によるバスブリッジを含むアー キテクチャレベルモデルの構成を可能にする.また,[6,7] の実行時間見積もりに用いる AL-EDG の構築手順及び解 析手順を拡張し,バスプリッジを含むアーキテクチャレ ベルモデルの性能見積もりを可能にする.

バスブリッジに対応したアーキテクチャレ ベルモデル

本研究で導入するバスブリッジは,インタフェース(マ スタ,スレーブ),バスブリッジの動作を制御する回路, 転送するデータを一時的に格納するバッファで構成され る.バスブリッジの動作はスレーブインタフェースで受 信したデータを受信バッファに格納し,送信バッファに 転送する.次に送信バッファのデータをマスタインタフ ェースで送信する.バスブリッジモデルを図7に示す.

バスブリッジのバッファは送信バッファと受信バッフ ァに区別され,それぞれのバッファは複数個のバッファ で構成された FIFO(First In First Out)バッファとして動作す る.各バッファの個数は探索木の走査で決定し,1個の バッファには1つのデータが格納されるとする.バスブ リッジのバッファの個数の候補は設計者が与える.

提案手法ではアーキテクチャレベルモデルを機能ブロ ック,バス,バッファ,バスブリッジで構成する.バス ブリッジを含むアーキテクチャレベルモデルを図8に示す.

機能ブロックからバスブリッジへのデータ転送は,バ スプリッジの受信バッファが空いているときに行う.ま た,バスブリッジの受信バッファから送信バッファへの データ転送は,送信バッファが空いているときに行う.

3.2. バスプリッジに対応したアーキテクチャレ ベル実行依存グラフ

バスブリッジから機能ブロックへのデータ転送は転送 するデータが送信バッファに存在し,かつ転送先の受信 バッファが空いているときに行う.したがって,プロセ スとバスブリッジからのデータ転送の間には,プロセス とデータ転送の間と同様に E/R 依存関係が存在する.同 様にバスブリッジからのデータ転送とプロセスとの間に は S/E 依存関係が存在する.

本研究では,バスブリッジを含むアーキテクチャレベ ルモデルの順序関係及び依存関係を表現するために,[6,7] の AL-EDG を拡張した.提案手法では SL-EOG に対して, 送信元と受信先のバスが異なるチャネルの点を分割し, 機能ブロックからバスブリッジへのデータ転送を示す点 と,バスブリッジから機能ブロックへのデータ転送を示



図9バスブリッジに対応した AL-EDG の例 す点を生成する.次にそれらと有向辺で接続される,バ スプリッジの受信バッファから送信バッファへのデータ 転送を示す点を生成する.さらに E/R 依存関係にあるプ ロセスとチャネルの間と, S/E 依存関係にあるチャネルと プロセスの間に辺を張って AL-EDG を構築する.図 2 の SL-EOG と図 8 のアーキテクチャレベルモデルを基に構築 した AL-EDG の例を図9に示す.

3.3. バスブリッジに対応したアーキテクチャ実 行時間見積もり手法

バスブリッジを含むアーキテクチャの実行時間を見積 もるために,[6,7]の AL-EDG の解析手法を拡張した.提 案手法では,バスブリッジの受信バッファから送信バッ ファに転送する点と,データ処理とバスブリッジのデー タ転送間の依存関係の扱いを新たに定めた.バスプリッ ジに対応した AL-EDGの解析手順は以下の通りである.

- i. 実行時間を示す変数 Tを0に設定する.
- ii. 他の点からの有向辺が存在しない点を実行可能点と する.ただし,バスブリッジへのデータ転送は受信 バッファに空きがある点を実行可能点とする.
- iii. 機能ブロック及びバス毎にマッピングされた実行可 能点から,優先度の高い実行可能点を実行点とする. また送信バッファに空きがあるバスプリッジ毎に, 受信バッファの先頭に格納されているデータを送信 バッファに転送する点を実行点とする.実行点が存 在しない時はデッドロックが生じたとして解析を中 止する.
- iv. 全ての実行点の中で最短の実行時間を経過時間 T に 加え,各実行点の残りの実行時間から最短の実行時 間を引く.
- v. 残り実行時間が 0 になったノードとそのノードから 引いている有向辺を AL-EDG から削除し, ii.に戻る.
- 3.4. バスブリッジに対応したアーキテクチャ探 索手法

バスブリッジを含むアーキテクチャを構成するために, [6,7]の探索木のチャネルマッピングを拡張し,バスブリッ ジの受信バッファ(送信バッファ)の個数のマッピングを探 索木に導入した.

探索木の走査によってバスブリッジを含むアーキテク チャを構成するために,チャネルマッピングをチャネル の送信元と受信先のそれぞれに対してバスをマッピング し,チャネルの送信元と受信先のバスが異なるときにそ のバス間を接続するバスプリッジを配置する.拡張した チャネルマッピングの例を図10に示す.

バスブリッジのバッファの個数はバスブリッジへのデ ータ転送やバスブリッジからのデータ転送の待ち時間に 大きな影響を及ぼすため,バスプリッジ毎に受信バッフ ァ(送信バッファ)の個数も探索木を用いて探索する.分枝



図 11 対象のシステムレベルモデル

限定法を用いて効率良く探索するために,バスの動作周 波数の次にバスブリッジのバッファ数を決定するように 探索木を構成する.

4. 評価実験

本節では,提案手法に基づくプログラムを用いて,バ スブリッジを含むアーキテクチャを考慮した設計空間を 探索した結果を示す.実験環境は CPU が Intel Pentium4 2.80GHz,メモリが 4GB, OS が Fedora core 6 であり,図 11 に示す音声/動画エンコードシステムを対象システムと した.また,データベースに登録されている IP を表 1 に 示し,探索に必要なパラメタの候補を以下と与えた.

- アーキテクチャに含まれる最大バス本数:2
- アーキテクチャに含まれる最大バスブリッジ数:1
- バスのビット幅候補:16,32(bit)
- バスの動作周波数候補:100,120(MHz)

• バスブリッジ及びチャネルのバッファ数の候補:1,2

なお,制約としてプロセス ram_A, ram_V, ram_AV は 機能ブロック(IP9)にマッピングし,固定した.

本実験では,探索木を全て走査するとアーキテクチャレベルモデルの数が爆発するため,2段階で探索を行った. まず全ての IP とバスアーキテクチャの組み合わせに対して実行時間と面積の上限と下限を見積もり,探索結果から図 12 に示すバスブリッジを含むアーキテクチャの構成 と,バスブリッジを含まないアーキテクチャの構成を選 択した.次に選択したアーキテクチャの構成それぞれに対してバスビット幅などのパラメタを探索した.実験結 果から作成したトレードオフ曲線を図 13に示す.

本実験ではバスブリッジのバッファによる面積の影響 が大きいため,図13から面積の制約が厳しいときはバス ブリッジを含まないアーキテクチャの方が性能は良いが, 面積の制約を緩くすると,バスブリッジを含むアーキテ クチャの方が性能は良くなることが確認できた.以上の ことから,提案手法は従来手法より良いトレードオフ曲 線を取得できる事を確認した.

5. おわりに

本研究は[6,7]のアーキテクチャ探索手法を拡張してバス ブリッジを含む SoC アーキテクチャに対応した探索手法 を提案し,評価実験によって提案手法の有効性を確認し た.今後の課題としては探索時間の短縮や探索したアー キテクチャの自動合成手法の確立が挙げられる.

表1データベース

		XI) /	· ~	
IP name	Hardware area	Exec. Freq. candidates	Executable Process	
	[gate]	[MHz]	(× 10 ³ cycle)	
IP ₁	15000	300, 400	av_mux(90)	
IP ₂	40000	250	mp3(150), jpeg(200)	
IP ₃	20000	300	mp3(100)	
IP ₄	20000	300	jpeg(150)	
IP ₅	5000	100	audio_interface(15)	
IP ₆	5000	100	ccd(25)	
IP ₇	5000	100	lcd(25)	
IP ₈	5000	100	storage(15)	
IP ₉	150000	80	ram A(4), ram V(4), ram AV(4)	
$\begin{array}{c c} P_{5} & P_{6} & P_{4} & P_{7} \\ \hline P_{5} & e^{-1} & e^{-1} & e^{-1} \\ \hline P_{5} & e$				
	パラメグ 6000 5500 5500 5500 5500 5500 第3 5000 第3 5000 本 5000 米 5000 米 5000 米 5500 メ 5500 5500 メ 55000 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 メ 5500 5500 メ 5500 500	夕探索の結果を元に作 △ △ △ → → → → → → →	成したトレードオフ曲線 × 共有パスを持つ構成 △ パスブリッジを含む構成 従来のトレードオフ曲線 提案手法のトレードオフ曲線	

参考文献

800

[1] Daniel Gajski, "IP-based Design Methodology", In Proceeding of 36th Design Automation Conference (36th DAC), pp.43, June 1999.

950 1000 1050 アーキテクチャの面積[mm²]

図 13 トレードオフ曲線

1150 120

[2] デジタル AV 向け周辺機能搭載 SoC(MB93461), http://img.jp.fujitsu.com/downloads/jp/jed/brochures/find/23-2j/12-17.pdf

[3] シングルチップマイクロコントローラ(ML674000), http://www.okisemi.com/jp/dbps_data/_material_/datasheet/imag es_datasheet/FJDL674000-01.pdf

[4] Sudeep Pasricha, Nikil Dutt, Mohamed Ben-Romdhane, "Fast exploration of bus-based on-chip communication architectures", Proceedings of the 2nd IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis(CODES+ISSS2004), pp.242-247, September, 2004.

[5] Kanishka Lahiri, Anand Raghunathan, Sujit Dey, "Design Space Exploration for Optimizing On-Chip Communication Architectures", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.23, no.6, June 2004.

[6] Kyoko Ueda, "An Embedded System Design Methodology based on System-level Profiling", Doctoral Dissertation, Graduate School of Information Science and Technology, Osaka University, 2006.

[7] 上田恭子, 坂主圭史, 米岡昇, 武内良典, 今井正治, 「I Pベース設計における最適バスアーキテクチャ探索手法 の提案」, 情報処理学会論文誌, Vol.46, No.6, pp.1374-1382, 2005 年 6月.

[8] "SystemC Language Reference Manual", http://www.systemc.org/.