I-053

3次元焦点ぼけ構造に基づく実画像からの FPGA を用いた自由視点画像生成 FPGA-based Free Veiwpoint Image Reconstruction by Using Real 3-D Multi-focus Imaging Sequences

	伊澤逸平	☑太†	野々下俊	†	児玉和也 [‡]	浜本隆之†
Ippeita	IZAWA	Shun	NONOSHITA	Kazuya	KODAMA	Takayuki HAMAMOTO

1.まえがき

筆者らは,単一のレンズ系のみを用い,精細な3次 元画像情報を取得する手法を提案している.本手法で は,適切に焦点合わせを変化させながら撮像した画像 群を3次元信号とみなし,その3次元情報を2次元情 報へ統合,周波数領域上で線形の2次元フィルタ処理 を施すことで,多数枚の焦点ぼけ画像群から,対象シー ンの構造推定を介することなく,直接に所望の自由視 点画像等を生成する[1].

本手法は単純な信号処理で構成され, FPGA を用い た高速化が期待できる.しかし, FPGA 上の内部メモ リ(BlockRAM)の容量のみでは,例えば 64×64 画素 程度までの解像度にしか対応できない[2].本稿では, FPGA評価ボード上の外部メモリ(DDR SDRAM)を 活用し,画像分割された 64×64 画素単位で繰り返し処 理を適用することで,自由視点画像生成システムの高 解像度化を検討する.実画像を用いたシミュレーショ ンにより,その評価を行う.

2. 自由視点画像生成手法

まず,図1に示す様に,適切に焦点合わせを変化さ せながら撮像したN枚の画像群を構造をもった3次元 情報g(x,y,z)として統合する.また,各撮像画像につ いて,対応する撮像面で合焦する対象奥行き平面にの み注目し,その奥行き平面から得られた輝度値成分だ けを取り出した画像群f(x,y,z)を定義する.これらは 3次元ぼけフィルタh(x,y,z)を用いた畳み込み演算に より,図1の様に空間位置不変の恒等式で結び付ける ことができる[1].

ここで,下式また図2の様に,z軸またはz'軸(視 差(s,t)により傾きが変化する)に沿った平行な直線群 にそった線積分を用いて2次元情報を新たに定義する.

a(x, y; s, t)	=	$\int f(x, y, z) dz',$
b(x, y; s, t)	=	$\int g(x, y, z) dz',$
c(x, y)	=	$\int h(x, y, z) dz.$

このとき,図1の空間位置不変の恒等式は以下のよう に変形できる.

$$\begin{array}{lll} b(x,y;s,t) &=& c(x,y) * a(x,y;s,t), \\ B(u,v;s,t) &=& C(u,v)A(u,v;s,t). \end{array}$$

ここで, $C^{-1}(u,v)$ は高周波成分の強調特性を持たないので,以下の式により所望の自由視点画像a(x,y)を安定に再構成できる.

$$A(u, v; s, t) = C^{-1}(u, v)B(u, v; s, t)$$

†東京理科大学大学院 工学研究科



結局,(1)視点に対応した方向への次元削減(各撮 影画像の周辺4画素を用いた双一次内挿と全画像の加 算),(2)FFT,(3)C⁻¹によるフィルタリング(複素乗 算),(4)逆FFT,の手順により所望の自由視点画像が 生成される.

なお,画像中心位置の補正 [1] のため,視差 (s,t)に 対し,kをカメラパラメータによって決まる正の値と して,生成した自由視点画像に-k(s,t)の平行移動を 施す.これは上記の手順 (1) に簡単に組み込むことが できる.

3.FPGA による自由視点画像生成

筆者らは既に,Xilinx 社製の FPGA である Virtex-4 を搭載した ML402 評価ボード上に,本手法を実装した. しかし,FPGA 上の内部メモリである BlockRAM の容 量の制約から,最大解像度は 64×64 画素となっている [2].そこで,より大きな容量 (32MB) を有する ML402 評価ボード上の外部メモリである DDR SDRAM を活用 することで,本システムの高解像度化をはかる.Block-RAM と外部メモリとの間で 64×64 画素の入出力を実 装した結果,それぞれ 0.013ms,0.012ms を要するが, これは従来の処理速度である 0.594ms と比較して十分 に小さい.

本実装のみでなく一般に,デバイスのリソースの制 約の範囲で,取り扱う画像の解像度や撮像枚数,演算 の精度を調整することになる.それぞれのパラメータ の組み合わせの数だけ最適化された回路の検討を行う

[‡]情報・システム研究機構 国立情報学研究所

ことは現実的に難しく,ある程度柔軟なスケーラビリ ティが強く望まれる.

そこで本稿では,各処理が必ずしも画像全体を必要 としないという提案手法の特徴を活かし,図3に示す ように対象画像を 64×64 画素にブロック分割し,それ ぞれの分割画像を最適化された既存の回路によって処 理を行い,その結果を合成して最終的な高解像度画像 を出力する実装を採用した.

また,処理時間を削減するため,図4に示すような二 段階のパイプラインを採用した.一段目はSDRAMからBlockRAMへの焦点ぼけ画像16枚の読み出しと次 元削減処理,二段目は2D-FFT,フィルタリング,2D-IFFTで構成される.それぞれの処理のパイプライン ピッチはほぼ等しいので効果的な処理時間の削減を期 待できる.

4. 実画像を用いたシミュレーション

図 5(a) に示すような,120x120 画素の16枚の実画像からなる焦点ぼけ画像群を用いて実験を行った.今回の実験では3次元ぼけパラメータは既知として r = 1.33を用いた.

再構成した自由視点画像を図 5(b) に示す.実際に, 120×120 画素の焦点ぼけ画像群を 64×64 画素の単位ブ ロックに分割し,既存の自由視点画像生成回路を繰り 返し適用することで,実装上のスケーラビリティを保 持しつつ,より高解像度の自由視点画像を 2.4ms と高 速に生成できた.背景の模様 (二つの小さい丸点) に対 して,手前の物体の視差が大きく生成されており,水 平視点位置 s に応じた適切な視差が付与されているこ とがみてとれる.この FPGA を用いた自由視点画像生 成システムによって,256×256 画素程度の自由視点画 像も 10ms 以内と十分実時間で再構成することが期待 できる.

5.まとめ

焦点ぼけ画像群からの実時間での自由視点画像生成 を目的として, FPGA への実装に基づく高速化の検討 を行った.本稿では特に, FPGA のリソースの制限を 考慮した場合でも,画像をブロック分割してそれぞれ に本手法を適用することで,実時間で所望の画像生成 が実現できることを明らかにし,実画像を用いてその 検証を行った.

検討すべき課題として,オーバーラップ領域の合成 処理がある.境界領域は各分割画像の周辺画素を切り 落として接続しただけであるので,接続境界で不連続 性を有し,視覚的な劣化が大きい.これを抑制するた め,同領域においては,複数の分割画像の生成結果を 重み付け合成し,分割画像間を滑らかに接続すること が考えられる.画像周縁部の対策も同様に必要である.

今後の目標として,解像度がQVGA程度のカラー画像を対象とした実時間自由視点画像生成システムを試作したい.



 \boxtimes 3: Dividing images into blocks of 64×64 pixels.



 \blacksquare 4: Our pipeline structure.



(a) Acquired (input) g(x, y, z)(z = 4, 8, 12)



(b) Generated (output) a(x, y; s, t)((s, t) = (-0.5, 0), (0, 0), (0.5, 0))

 \boxtimes 5: Free viewpoint image reconstruction.

参考文献

- [1] 欧他: "3 次元焦点ぼけ構造からの次元削減に基づく自由視点画像生成",映像メディア処理シンポジウム (IMPS 2007), I-4.19, pp.109-110, 2007
- [2] I.Izawa et al., "Free viewpoint image reconstruction from 3-D multi-focus imaging sequences and its implementation by FPGA-based processing," in Proc. of IEEE International Conference on Signal and Image Processing Applications 2009, pp.415-418, Nov. 2009