

自己学習型超解像に適用する K-means クラスタリング処理のハードウェアによる実現

A Hardware Architecture to Perform K-means Clustering for Learning-Based Super-Resolution Combining Self-Learning and Prior-Learning Dictionaries

村田大智[†], 切山亜弓[†], 雫 謙[†], 廣瀬哲也[†], 黒木修隆[†], 沼 昌宏[†]
Daichi Murata[†], Ayumi Kiriyama[†], Yuzuru Shizuku[†],
Tetsuya Hirose[†], Nobutaka Kuroki[†], and Masahiro Numa[†]

1. まえがき

近年, 4K テレビの登場をはじめ, 映像表示機器の高精細化が加速しており, 劣化の少ない解像度変換技術として学習型超解像 [1] の需要が高まっている。図 1 に学習型超解像の概要を示す。学習型超解像では, 辞書と呼ばれる 2 分木構造のデータベースに, 隣接する 16 pixel を 1 ブロックとし, ブロック単位で低解像度成分パッチ l と高解像度成分パッチ h を組にして, 記憶しておく (図 1 (a))。解像度変換を行う際には, この辞書を用いて高品質な解像度変換を行う (図 1 (b))。学習型超解像を動画に適用するにはリアルタイム処理が必要である。そこで, 事前学習型超解像と呼ばれる, 前もって生成した辞書を記録しておく, この辞書に基づき学習型超解像のリアルタイム処理を実現するハードウェア・アーキテクチャ [2] が提案されている。

2. 自己学習型超解像

自己学習型超解像 [3] と呼ばれる, 学習用画像から事前に生成した辞書と, 入力画像から生成した辞書を組み合わせる超解像処理を行う技術が提案されている。図 2 に自己学習型超解像の概念を示す。自己学習型超解像は, 事前に生成した辞書のみを用いる場合と比べて高品質な出力画像が期待できる。しかし, 辞書生成処理には, パッチ集合を 2 分割して子ノードを生成するために K-means クラスタリングを反復実行する必要がある。そのため演算量が増大し, ソフトウェアでは処理時間が膨大となるという問題がある。そこで本稿では, K-means クラスタリングを高速に実行するハードウェア・アーキテクチャを提案する。

3. 提案アーキテクチャ

3.1 自己学習型超解像の辞書生成に向けた K-means 回路のアーキテクチャ

図 3 に, 提案する K-means 回路のアーキテクチャを示す。16 次元の低解像度成分パッチに対して, 主成分分析 (PCA : Principal Component Analysis) [4] を適用して 2 次元のデータに変換する。このデータをもとに, k-d tree 生成回路で低解像度成分パッチを k-d 木上に分類する。その後で, 初期重心生成回路より得られた重心の初期値 $Z1ini$, $Z2ini$ をもとに, クラスタリング回路で Filtering Algorithm に基づく K-means クラスタリング [5] を実行する。なお, クラスタリングを行う際に k-d 木のノードのうち空集合でないものをアドレス決定回路により指定する。最後に, クラスタリング結果をもとに重心の値 $Z1$, $Z2$ を更新する。

3.2 クラスタリング対象要素数の削減

Filtering Algorithm を実行するにあたり, 2 分木構造の k-d 木全体を保持すると, 必要なメモリ容量が増大するため, 提案アーキテクチャでは k-d 木の葉ノードの部分のみを保持する。加

えて, クラスタリング対象要素として, k-d 木の空集合でない葉ノードに含まれる要素の平均値のみとする。この結果, クラスタリング対象となる要素数を実際の k-d 木の葉ノードに存在する要素数よりもさらに少ない数に削減した。




図 1 2 分木辞書を用いた学習型超解像




図 2 事前学習型超解像と自己学習型超解像




図 3 提案する K-means 回路のアーキテクチャ

[†] 神戸大学, Kobe University

表 1 提案する K-means 回路の FPGA へのマッピング結果

| リソース | 搭載数 | 除算回路共有化なし | | 除算回路共有化あり | | | |
|-----------|--------------------|--------------------|---------|--------------------|---------|--------------------|---------|
| | | lpm_divide 除算回路 | | 汎用除算回路 | | 専用除算回路 | |
| | | 利用数 | 利用率 [%] | 利用数 | 利用率 [%] | 利用数 | 利用率 [%] |
| ALUT | 1.82×10^5 | 6.87×10^4 | 37.6 | 4.44×10^4 | 24.4 | 2.55×10^4 | 14.0 |
| レジスタ | 1.82×10^5 | 9.51×10^3 | 5.2 | 9.68×10^3 | 5.3 | 1.69×10^4 | 9.3 |
| メモリ [bit] | 1.46×10^7 | 4.50×10^6 | 30.8 | 4.50×10^6 | 30.8 | 4.50×10^6 | 30.8 |

3.3 除算回路共有による回路規模の削減

クラスタリング実行にあたって、20 bit 前後のビット幅をもった数値に対する除算を複数回実行する必要がある。このため、各除算のために除算回路を別々に用意すると、膨大なリソースが必要となる。本アーキテクチャでは、除算回路を共有することで必要なリソース数を削減する。

3.4 専用除算回路による動作周波数・回路規模改善

本ハードウェア・アーキテクチャでは、Altera 社から提供される汎用除算回路 lpm_divide ではなく、各除算処理に適したキャリ・セーブ・アダーによる非回復法除算回路を設計・搭載した。これにより、汎用除算回路を用いる場合と比べて動作周波数および回路規模の改善を行った。

3.5 PCA による低解像度成分パッチの次元数削減

学習型超解像では、16 次元の低解像度成分パッチがクラスタリング対象である。この 16 次元の低解像度成分パッチに Filtering Algorithm を適用すると、大規模なクラスタリング回路が必要となる。そこで、低解像度成分パッチに PCA を適用することで、2 次元データに圧縮した後に Filtering Algorithm を適用する。これにより、クラスタリング回路の簡易化を行う。ここで、PCA を適用するにあたり、自然画像 200 枚からランダムに抽出した 991,251 個の低解像度成分パッチに基づいて事前に学習を行った。

4. シミュレーション評価と考察

4.1 Verilog HDL による設計と動作確認

提案した K-means 回路のアーキテクチャを、Verilog HDL により設計し、シミュレーションにより、正常動作を確認した。

4.1 FPGA へのマッピングによる回路規模評価

提案した K-means 回路のアーキテクチャを、FPGA (Field-Programmable Gate Array) へマッピングすることで回路規模の評価を行う。なお、マッピング対象の FPGA としては、Altera 社の Stratix IVEP4SGX230C2 を想定している。表 1 にマッピング結果を示す。

回路規模に関して、除算回路の共有化と専用除算回路の設計を行うことで、必要な ALUT (Adaptive Look Up Table) 数を約 63% 削減することができた。

4.2 提案する K-means 回路の動作周波数評価

最大動作周波数を推定した結果、除算回路 lpm_divide を用いた場合は 17.92 MHz であった。これに対して、新たに設計した専用除算回路を用いることで、最大動作周波数が 72.5 MHz に向上することが確認できた。この周波数で自己学習辞書を生成することを考えた場合、ソフトウェア処理と比較して約 207 倍以上、Filtering Algorithm を採用せずに構成したハードウェアの場合と比較して約 5.8 倍以上の高速化が見込まれる。

5. まとめ

本稿では、自己学習型超解像のハードウェア化による処理時間の短縮を目的として、辞書生成処理の大部分を占める K-means クラスタリングを行うアーキテクチャを提案した。

16 次元の入力に対する Filtering Algorithm に基づく K-means クラスタリング手法に対して、ハードウェア向けに簡略化し、現実的な回路規模で高速に K-means クラスタリングを実行する手法を提案した。

提案回路を設計し、論理合成ツールを用いてマッピングを行った結果、専用除算回路の設計に加えて、除算回路を共有化することで、ALUT 数を約 63% 削減できた。さらに、最大動作周波数の評価を行った結果、辞書生成処理に関して、ソフトウェアの場合と比較して約 207 倍以上、Filtering Algorithm を採用せずに構成したハードウェアの場合と比較して約 5.8 倍以上の高速化が見込まれる。

今後の課題としては、提案した K-means 回路を組み合わせることで、自己学習型超解像に用いる辞書生成回路全体の設計を行うことが挙げられる。

参考文献

- [1] 橋本明信, 中矢知宏, 黒木修隆, 廣瀬哲也, 沼 昌宏, “学習型超解像のための高能率な辞書”, 電子情報通信学会, vol. 111, no. 284, pp. 35-40, 2011 年 11 月.
- [2] 松塚 凌, 切山亜弓, 道島昂平, 零謙, 廣瀬哲也, 黒木修隆, 沼 昌宏, “学習型超解像による 4 倍拡大映像出力ハードウェアの実現と辞書探索回路の規模削減”, 第 13 回情報科学技術フォーラム(FIT2014), C-001, 2014.
- [3] D. Glasner, S. Bagon, and M. Irani, “Super-resolution from a single image,” IEEE 12th International Conference on Computer Vision, pp. 349–356, Sept. 2009.
- [4] 主成分分析- 統計科学研究所, http://statistics.co.jp/reference/software_R/statR_9_principal.pdf
- [5] T. Kanungo, D. M. Mount, N. S. Netanyahu, C. D. Piatko, R. Silverman, A. Y. Wu, “An efficient k-means clustering algorithm: analysis and implementation,” IEEE Transactions on Pattern Analysis and Machine Intelligence, vol. 24, no. 7, July 2002.