

# FPGA を用いた液晶用ガラス欠損検出システムの高速化

## A High-Speed FPGA Based Defect Detection System for Flat-Panel Displays

松山 圭輔 †      孟 林 †      野尻 直人 †      泉 知論 †      山崎 勝弘 †  
 Keisuke Matsuyama   Lin Meng      Naoto Nojiri      Tomonori Izumi      Katsushiro Yamazaki

### 1. まえがき

液晶はデジタル情報機器のディスプレイを中心に様々な分野で使用されている。液晶用ガラス (Flat-Panel Displays:FPD) の需要が高まっており、それらの欠損の検査をリアルタイムに行うことが求められている。本研究では、液晶用ガラスの欠損の一つであるアワを検出するために、ラプラシアンフィルタ、2 値化、及びラベリングの画像処理を FPGA 上で実装し、処理を高速化することを目標とする。

現在までに、いくつかの液晶用ガラスの欠損検出方法が提案されている。[1]はマルチレベルの B-スプライン近似を用いて適応的な曲線割り当て法を提案した。[2]はマシンビジョンを用いて、自動的に曲線型の欠損を検出する手法を提案した。これらの手法は、複雑な欠損を検出することができるが、ソフトウェアによる実現だけを検討している。

また、ラベリングは画像処理の基礎的で重要な処理であるので、FPGA 上での高速化が研究されている。[3]は k-Concave な二値画像に対する低レイテンシラベリング方法を実現した。[4]は Handel C を用いて、RC1000 ボード上で、ラベリングの実装を実現した。

我々は FPD の欠損をリアルタイムに検出するために、ラベリングだけではなく、ラプラシアンと 2 値化を FPGA 上で実現している。この際、画像データを一時保存するメモリ領域が必要である。我々はすでに画像 1 枚分のフレームバッファを用いた高速化の実験を行った[5]が、本研究では、3 ライン分のみのデータを保持するラインバッファを用いる方法で新たに実装し、両者を比較する。これらのバッファは共にレジスタであり、FPGA 内の LUT を用いて実現する。

本論文では、液晶用ガラスの欠損検出方法を説明した上で、FPGA 上での画像処理モジュールの機能と一時データを保存するバッファについて述べる。次に、Virtex5 を用いた実験結果を示し、二つのバッファの構成を回路規模と実行速度の観点から比較する。さらに、パイプライン処理による高速化について検討する。

### 2. 液晶用ガラスの欠損検出方法

液晶用ガラスの欠損検出は、あらかじめ撮影した液晶用ガラスの画像を用いて、画像処理を行う。本論文で設計した液晶用ガラスの欠損検出画像処理の流れを図 1 に示す。

実際に使用した液晶用ガラスの欠損画像の 1 つを図 2




図 1 ガラス欠損検出処理の流れ




図 2 液晶用ガラスの欠損画像

に示す。液晶用ガラスの撮影画像のサイズは  $256 \times 256$ , 1 画素 8bit の 256 階調データである。画像の画面中央左にある点が欠損で、欠損検出エリアはその時点で撮影した領域である。

画像処理には TDI, ラプラシアンフィルタ, 2 値化, ラベリングの 4 つのアルゴリズムを使用する。

TDI では、対象物を縦方向に 1 ラインずつずらして 128 回撮影し、撮影した画像の共通部分を重ね合わせて平均値を取ることで、一枚の画像となる。それによりノイズの影響を減少させる。

ラプラシアンフィルタでは、特定の微分オペレータを使用して画素値を二次微分処理し、画像中に含まれる対象物のエッジ検出を行う。

2 値化では、濃淡のある画像をあらかじめ設定した閾値を用いて白と黒に分ける。

ラベリングでは、画像中の連結成分に同じラベルをつけ、異なった連結成分には異なったラベルをつける。

†立命館大学 大学院 理工学研究科, Graduate School of Science and Engineering, Ritsumeikan University

‡立命館大学 理工学部, College of Science and Engineering, Ritsumeikan University

### 3. FPGA 上での欠損検出システムの設計と実現

#### 3.1 欠損検出システムの構成

欠損検出システムは、まず、対象とした液晶用ガラスを縦方向に1ラインずつずらして128回撮影し、撮影した128枚の画像の共通部分の平均値を取ることで、ソフトウェアによりTDI処理を行い、一枚の画像となる。次にTDI処理後のデータをFPGAチップ内のBlock RAM(BRAM)に格納し、ハードウェア化したラプラシアンフィルタ、2値化、ラベリング処理をFPGA上で行う。

本論文では、画像バッファとして、FPGA内に256ライン分を保存するフレームバッファ(以下、構成1)と、3ライン分だけのデータを保存するラインバッファ(以下、構成2)の2種類を使用して、画像処理のハードウェア化を行う。

##### (1) フレームバッファを用いた欠損検出システム [5]

フレームバッファを用いた欠損検出システムを図3に示す。スタート信号や座標を生成する制御モジュール(Generate\_ADDR\_1)、フィルタ処理などを行う画像処理モジュール(BRAM\_RW\_1, Laplacian, Labeling, True Labeling)と、Frame\_Bufferから構成される。Frame\_BufferはBRAM内の画像1枚分を保持するバッファであり、256ラインのレジスタから構成される。BRAMから256ライン分のデータの読み出しと、BRAMへ256ライン分のデータの書き込みをBRAM\_RW\_1により行う。

以下に、構成1の動作を説明する。

①②CPUで画像データをメモリから読み出し、TDI処理を行って、FPGA内のBRAMに書き込む。

③BRAMから全データ(256ライン)を読み出してFrame\_Bufferに書き込む。

④⑤Laplacianにより全データに対してラプラシアンフィルタと2値化処理を行い、BRAMに書き込む。

⑥BRAMから全データを読み出してFrame\_Bufferに書き込む。

⑦⑧Labelingにより全データに対して仮ラベルの生成を行い、BRAMに書き込む。

⑨BRAMから全データを読み出してFrame\_Bufferに書き込む。

⑩⑪True Labeling(TLabeling)により全データに対してラベルの補正を行い、BRAMに書き込む。

##### (2) ラインバッファを用いた欠損検出システム

ラインバッファを用いた欠損検出システムを図4に示す。本システムは、スタート信号や座標を生成する制御モジュール(Generate\_ADDR)、フィルタ処理などを行う画像処理モジュール(BRAM\_RW, Laplacian, Labeling, True Labeling)と、各画像処理モジュールにより生成されたデータを3ライン分一時保存する3つのラインバッファ(PIX\_Register, LAP\_Register, LAB\_Register)とその制御から構成される。BRAMから1ライン分のデータの読み出しと、BRAMへの1ライン分のデータの書き込みをBRAM\_RWにより行う。

以下のように動作する。

①②CPUで画像データをメモリから読み出し、TDI処理を行って、FPGA内のBRAMに書き込む。

③BRAM\_RWによりBRAMから1ライン分のデータを読み出してPIX\_Registerに書き込む。




図3 フレームバッファを用いた欠損検出システム(構成1)




図4 ラインバッファを用いた欠損検出システム(構成2)

④⑤Laplacianによりラプラシアンフィルタと2値化処理を行い、LAP\_Registerに書き込む。

⑥⑦Labelingにより仮ラベルの生成を行い、LAB\_Registerに書き込む。

⑧⑨True Labeling(TLabeling)によりラベルの補正を行い、BRAMに書き込む。

256ラインの画像に対して、③から⑨まで256回繰り返す。ただし、LaplacianとTLabelingでは最初の処理で2ライン分のデータが必要であり、例外的な処理が必要である(後述)。

以下、主に構成2の欠損検出システムについて述べ、構成1と回路規模、実行速度の観点から比較する。

表 1 ステージフラグとその動作モジュール

SF	処理モジュール	動作
0	BRAM_RW	BRAM から画像データを 1 ライン分読み出す. BRAM へ補正されたラベルを 1 ライン分書き込む.
1	Laplacian	8 近傍を用いてラプラシアンを行う.
2	Labeling	4 近傍を用いて仮ラベルを生成する.
3	True labeling	8 近傍を用いて仮ラベルを補正する.

### 3.2 制御モジュールと画像処理モジュール

#### (1) 制御モジュール

図 4 の Generate\_ADDR(G\_ADDR) は, 制御信号と処理で使用する X, Y 座標, 各モジュールのスタート信号を生成している.

座標生成について, 1 ラインのデータにおいて, 4 つの画像処理モジュールが順番に動作し, それぞれ X 座標が 0 から 255 までのすべての画素に対して処理を行う必要がある. 従って, X 座標を 0 から 255 までカウントアップすることを 4 回繰り返してから, Y 座標に 1 を加え, 次のラインの処理を行う. X, Y 座標により, ステージフラグ (SF) を生成し, 画像処理モジュールを制御する. 各ステージでの動作を表 1 に示す.

- SF が 0 の時には, BRAM\_RW が 1 ライン分のデータを BRAM から読み出す.
- SF が 1 の時には, Laplacian が 1 ライン分のラプラシアンフィルタ処理と 2 値化処理を行う.
- SF が 2 の時には, Labeling が 1 ライン分の仮ラベルを生成する.
- SF が 3 の時には, TLabeling が 1 ライン分の仮ラベルの補正を行う.

最初の処理において, 各画像処理によって対応する領域のデータが揃うタイミングが異なっているため, スタート信号が必要である. スタート信号は Lap\_start, Lab\_start, TLab\_start の 3 つで, 図 5 にスタート信号が立ち上がるタイミングを示す.

Lap\_start は PIX\_Register の出力とラプラシアンフィルタと 2 値化モジュールのスタート信号, Lab\_start は LAP\_Register の出力と仮ラベル生成モジュールのスタート信号, Tlab\_start は LAB\_Register の出力とラベル補正モジュールのスタート信号である.

Lap\_start は, 処理に注目画素以降のデータも必要なので, PIX\_Register に 2 ライン分画像データが保存されてから立ち上げる. Lab\_start は, 処理に注目画素以降のデータは必要ないので, LAP\_Register に 1 ライン分ラプラシアンデータが保存されてから立ち上げる. Tlab\_start は, 処理に注目画素以降のデータも必要なので, LAB\_Register に 2 ライン分仮ラベルが保存されてから立ち上げる.

#### (2) 画像処理モジュール

**Laplacian** では, PIX\_Register から注目画素とその 8 近傍の画素の値を読み出して処理を行う. すなわち, 8 近




図 5 スタートのタイミング




図 6 内部レジスタを用いた仮ラベルの生成

傍の画素値の総和から注目画素値の 8 倍を引き算して, その結果を 9 で割る. 得られた商がラプラシアンの結果である.

ラプラシアン処理結果を用いて 2 値化を行い, 閾値を越えた時は値を 255, そうでない時は 0 として, LAP\_Register に保存する.

**Labeling** では, 注目画素の左上, 上, 右上, 左のラベルを参照しながら仮ラベルをつける. 周囲に欠損がある場合は該当するラベルをコピーし, 周囲に欠損がない場合は新しいラベルを出力する. Labeling は注目画素以降のデータを参照しないので, 必要なデータ数は注目画素を含め, 5 つである.

仮ラベル生成処理には注目画素の上のラインと左の仮ラベルを参照する必要がある. しかし, LAP\_Register に保存されているデータは 2 値化の結果なので, Labeling モジュールでは 2 ライン分の内部レジスタにより生成された仮ラベルを用いて処理を行う.

図 6 に, 注目画素が欠損で, その周囲に欠損がない場合とある場合の二つを示す. LABEL\_DATA1・2 は仮ラベルを保存する内部レジスタである.




図 7 3ライン分のラインバッファのデータ転送

図 6(a) の場合は、周囲 4 画素に欠損がないので、最新ラベル 3 に 1 を加えて、4 を仮ラベルとして、LAB\_Register と LABEL\_DATA1 に保存する。図 6(b) の場合は、左画素が欠損であるため、近傍のラベル 4 を仮ラベルとして、LAB\_Register と LABEL\_DATA1 に保存する。

**Ture Labeling** では LAB\_Register に保存された仮ラベルをもとに、注目画素の周囲 8 近傍のラベルを比較し、最も小さいラベルを注目画素のラベルとして出力する。

### 3.3 ラインバッファ

#### (1) ラインバッファの順番調整

構成 2 において、3 ライン分のデータだけを保存して画像処理を実現するために、ラインバッファへの書き込みと読み出しに関する順番の制御が必要である。図 7 に 3 ライン分のラインバッファと、N ライン目のデータが注目画素として取りだされている様子を示す。出力の順番は G\_ADDR により制御されている。

PIX\_Register, LAP\_Register, LAB\_Register が LINE\_DATA を持ち、前の動作モジュールにより生成されたデータを保存する。LINE\_DATA の保存順番は 0 → 1 → 2 → 0 の繰り返しを行っている。

図 7 では、注目画素が LINE\_DATA2 と仮定しているため、データの保存順が LINE\_DATA1, LINE\_DATA2, LINE\_DATA0 となり、それにより、図 7 のような 8 近傍のデータとなる。

#### (2) 端処理

対応する領域に隣接するデータがない場合が存在するため、端の処理が必要になる。これらの処理は、G\_ADDR から入力される X, Y 座標を使用して制御を行う。

図 8(a) は 8 通りの端を示す。これらに対応する領域に隣接するデータがないので、処理モジュールに 0 を出力する。図 8(b) は端処理の例である。注目画素が画像の 1 画素目で、X, Y 座標が両方 0 の場合である。端処理により、左上のラインを 0 にして、8 近傍を生成する。

## 4. FPGA 上での実験

### 4.1 実験条件

実験には TDI を 128 回行って、雑音除去をあらかじめ施したデータを使用し、それを FPGA 内の BRAM に保存して画像処理を行う。FPGA 上で構成 1 と構成 2 の回路規模




図 8 端処理の制御

や処理時間を計測する。処理時間は、BRAM からデータを読み出し、全データに対して画像処理を行い、BRAM に保存するまでの時間とする。

FPGA は Xilinx 社の Virtex5(XC5VFX70T) ML507 評価ボードを用いる。デザイン設計と論理合成には同社の設計ツール ISE を使い、ISim でシミュレーションを行った。

また、処理時間の比較を行うために、同じ画像処理を CPU 上のソフトウェアで実行して処理時間を計測する。その動作環境は Intel Core 2 Quad CPU Q9400 2.67GHz, 実装メモリ 4.00GB, OS が Windows7 Ultimate である。

### 4.2 実験結果

構成 1 と構成 2 の性能評価を行うため、2 つの構成を論理合成し、回路規模や動作周波数、処理時間を計測し、速度向上率とハードウェア規模の比較を行った。

#### (1) 回路規模

表 2 に 2 つの構成の全体の回路規模を示す。( )内は Virtex5 のハードウェア使用率である。使用 LUT 数について、構成 1 はデバイスのハードウェア容量を超え、272% となった。一方、構成 2 は構成 1 の 1.9% で、デバイスのハードウェア容量の 5% しか使用していない。その理由として、構成 1 では 256 ライン分のフレームバッファを使用しているが、構成 2 では 3 ライン分のラインバッファしか使用していないからである。

レジスタ数・LUT-FF ペア数について、構成 2 は構成 1 と比べると少々多くなる。これは、構成 2 を実現するために、3 ライン分のデータを保存するラインバッファなどの制御信号の数が増えたことが考えられる。しかし、両構成ともデバイスのハードウェア容量の 1% 未満に収まっている。

表 2 全体の回路規模

	構成 1 (256 Line)	構成 2 (3 Line)	Virtex5
レジスタ数	20 (0.04%)	52 (0.12%)	44800
LUT 数	121772 (272%)	2262 (5.05%)	44800
LUT-FF ペア数	8 (0.35%)	19 (0.83%)	2295
入出力数	51 (7.97%)	51 (7.97%)	640
Block RAM と FIFO 数	16 (12.5%)	16 (12.5%)	128

表 3 各モジュールの回路規模

構成	レジスタ 数		LUT 数		LUT-FF ペア数	
	1	2	1	2	1	2
RF	0	0	119116	1765	0	0
G_ADDR	19	27	47	60	19	27
Laplacian	0	0	77	105	0	0
Labeling	9	9	389	397	9	9
TLabeling	0	0	148	148	0	0

表 3 に 2 つの構成の各モジュールの回路規模を示す。RF(Register File)はバッファ(フレームバッファ、またはラインバッファ)、及びバッファと BRAM 間のデータの出入力のコントロールを含む。RF は他のモジュールと比べて、使用する LUT 数が遥かに多くなっている。また、RF での LUT 使用数について、構成 2 は構成 1 の 1.5%となっている。LUT 数が多い原因は、RF は構成 1 では 256 ライン分のデータを保存するモジュールであり、構成 2 では PIX\_Register, LAP\_Register, LAB\_Register がそれぞれ 3 ライン分のデータだけを保存するモジュールとなっているからである。

構成 2 の制御モジュール G\_ADDR において、レジスタ数・LUT 数・LUT-FF ペア数が構成 1 と比べて増えている。これは、構成 2 では PIX\_Register, LAP\_Register, LAB\_Register に対する制御信号の数が多いからである。

構成 2 の Laplacian と Labeling において、ハードウェア規模が構成 1 と比べて少々増えている。これは、3 ライン分のデータの順番調整のためである。

以上により、構成 2 では構成 1 と比べて、ハードウェア量を大幅に削減できることを確認した。また、両構成とも LUT を大量に使用し、レジスタの使用量が少ないことが分かる。画像バッファを LUT により構成したからである。

## (2) BRAM へのアクセス回数

フレームバッファとラインバッファはレジスタであり、LUT から構成されている。もし、これらのバッファが BRAM から構成されているとすると、画像処理を行うために周囲の画素が必要になり、ラプラシアンフィルタの実

表 4 動作周波数と実行時間

	CPU*	構成 1	構成 2
動作周波数(MHz)	—	69.8	39.1
実行時間/ピクセル(ns)	2274.2	85.9	102.4
全体の実行時間(ms)	149.2	5.63	6.71
速度向上率 (倍)	1	26.5	22.2

\*: Intel Core2 Quad CPU Q9400 2.67GHz, 実装メモリが 4.00GB, OS が Windows 7 Ultimate

行では注目画素と 8 近傍を揃えるために BRAM へのアクセス回数は 9 回となる。仮ラベル生成では周囲の 4 近傍と注目画素を揃えるために BRAM へのアクセス回数は 5 回である。ラベル補正では注目画素と 8 近傍を揃えるために BRAM へのアクセス回数は 9 回である。

本システムでは、バッファが LUT から構成されているので、BRAM へのアクセス回数は以下のようになる。

構成 1 では、各処理を開始する前に 256 ライン分のデータを BRAM から読み出し、画像処理終了後に BRAM に保存する。そのため、構成 1 の BRAM アクセス回数は、 $256 \times 256 \times 3 \times 2 = 393216$  となる。

構成 2 では 1 ラインずつ処理を行うため、Laplacian を処理する前に 1 ライン分のデータを BRAM から読み出し、TLabeling の処理後にデータを BRAM に保存する。そのため、構成 2 の BRAM アクセス回数は  $256 \times 256 \times 2 = 131072$  となり、構成 1 と比べて 1/3 となる。

## (3) 実行速度

表 4 に、構成 1 と構成 2 の動作周波数と実行時間、及び CPU ソフトウェアでの実行時間を示す。また、ソフトウェア処理時間に対する速度向上率を示す。

構成 1 の最大動作周波数は 69.8MHz で、構成 2 より 1.79 倍速い。

BRAM ではアドレスを与えてからデータを得るまでのレイテンシが 2 クロック必要なので、アドレスを先行発行している。

構成 1 では、1 ピクセルに対して、BRAM から画像データの読み出し、ラプラシアン処理と結果の BRAM への保存、BRAM からラプラシアンデータの読み出し、仮ラベリング処理と結果の BRAM への保存、BRAM から仮ラベリングデータの読み出し、ラベリングの補正と結果の BRAM への保存の 6 クロックが必要である。

構成 2 は BRAM からのデータの読み出し 1 回、及びラプラシアン、仮ラベリング、ラベリング補正の 3 つの動作(ラベリング補正では BRAM への書き込みも含まれる)で、合わせて 4 クロックが必要である。

構成 1 の最大動作周波数は構成 2 より 1.79 倍速い。一方、全体の処理速度について、構成 1 は構成 2 より 1.19 倍速い。その原因は、構成 2 では BRAM へのアクセス回数が構成 1 の 1/3 となっているからである。

## 5. パイプライン処理による高速化の検討

### 5.1 方針

本システムの 4 つの画像処理モジュールは独立に動作するので、パイプライン処理による高速化が可能である。




図9 1ライン生成のタイミングチャート

本システムでは、注目画素のラインと前後のラインを含めて、3ライン分のレジスタを用意している。従って、図4の3つのレジスタをパイプラインレジスタとして使用する。また、各モジュール間でデータ依存があるため、タイミングの調整を行う必要がある。そこで、主にX軸、Y軸のアドレスを拡張し、調整を行う。

### 5.2 1ライン生成のパイプライン化処理

図9に1ライン生成のためのY軸とX軸の調整を示す。Fetch(BRAMからデータの読み出し)、LAP(ラプラシアンと2値化)、LAB(仮ラベルの生成)、TLAB(仮ラベルの補正)の各行に、処理を行う注目画素の[Y座標、X座標]を示す

Fetchでは、X\_Adrが0から255まで行う。

LAPでは、注目画素の次の画素を参照する必要があるため、必要なデータを揃えた上で、X\_Adrが2から257までLAPを行う。X軸の座標はX\_Adr-2である。

LABでは、注目画素の左のLAPデータに依存しているため、必要なデータを揃えた上で、X\_Adrが3から258までLABを行う。X軸の座標はX\_Adr-3となる。

TLABでは、注目画素の右の仮ラベルを参照する必要があるため、必要なデータを揃えた上で、X\_Adrが5から260までTLABを行う。X軸の座標はX\_Adr-5となる。

これにより、パイプライン処理では1ラインを実行するのに261クロックが必要で、構成2(4×258クロック)と比べると約1/4のクロック数に削減できる。

### 5.3 全ライン生成のパイプライン化処理

図10に全ライン生成のためのY軸の調整を示す。Fetch、LAP、LAB、TLABの各行に、処理を行う注目画素のY軸の座標を示す。

Fetchでは、Y\_Adrが0から255までBRAMから画像データを読み出し、PIX\_Registerに保存する。

LAPでは、注目画素の次のラインの画素を参照するので、必要なデータを揃えた上で、Y\_Adrが1から256までLAPを行う。生成されたデータをLAP\_Registerに保存する。

LABでは、注目画素の次のラインの画素を参照しないので、Y\_Adrが1から256までLABを行う。生成されたデータをLAB\_Registerに保存する。

TLABでは、注目画素の次のラインの画素を参照するので、必要なデータを揃えた上で、Y\_Adrが2から257までTLABを行う。生成されたデータをBRAMに保存する。

図10で、4つの画像処理モジュールが同時に動作するのはY\_Adrが2から255までであり、最初の2ラインと




図10 全ライン生成のタイミングチャート

最後の2ラインは一部が同時に動作する。

## 6. おわりに

本論文ではFPGAを用いて、液晶用ガラスの欠損検出システムの高速化を行った。本システムでは、256ラインのフレームバッファ(構成1)と3ラインのラインバッファ(構成2)の2種類を用いて、評価を行った。ソフトウェア処理と比べて、構成1では26.5倍、構成2では22.2倍の速度向上が得られた。一方、LUT数に関して、構成2が構成1の1.9%まで削減できた。これにより、3ラインのラインバッファを使用して、より小規模なハードウェアで、液晶用ガラスの欠損検出システムの高速化が実現できた。

また、構成2の4ステージでのパイプライン処理について検討し、処理時間が1/4に短縮できることを示した。現在、パイプライン処理の実装を進めている。

## 謝辞

本研究は、株式会社ケー・デー・イーとの共同研究であり、画像データを提供して頂いた。多大なご協力と有益なコメントを頂いた三宅淳司氏と西田洋隆氏に厚く感謝します。

## 参考文献

- [1] Gyu-Bong. Lee, Woo-Seob. Kim, Yun-Su. Chung and Joon-Jae Lee, "Adaptive Surface Fitting for Inspection of FPD Devices Using Multilevel B-spline Approximation," TENCON 2005, pp.1-4, 2005.
- [2] Woo-Seob Kim, Jong-Hwan Oh, Yun-Su Chung, Il Choi and Kil-Houm Park, "The Detection of Curve-type Defects in the TFT-LCD panels with Machine Vision," TENCON 2005, pp.1-5, 2005.
- [3] Yasuaki Ito and Koji Nakano, "Low-Latency Connected Component Labeling Using an FPGA," International Journal of Foundations of Computer Science, pp.405-425, 2010.
- [4] K. Benkrid, S. Sukhsawas, D. Crookes and A. Benkrid, "An FPGA-Based Image Connected Component Labeller," Field Programmable Logic and Applications, Lecture Notes in Computer Science, Vol.2778, pp.1012-1015, 2003.
- [5] 松山圭輔, 孟林, 天井康雄, 山崎勝弘, "FPGAを用いた液晶用ガラス欠損検出システムの高速化," IEICE Technical Report RECONF2012-37, pp.79-84, 2012.