お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 9件中 1~9件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
ICD, HWS
(共催)
2023-10-31
14:20
三重 いせシティプラザ
(ハイブリッド開催,主:現地開催,副:オンライン開催)
FPGAにおけるTime-to-Digital Converterのレーザー検知性能の評価
林 俊吾坂本純一横浜国大/産総研)・近野真生松本 勉横浜国大HWS2023-56 ICD2023-35
フォールト攻撃は動作中のデバイスに意図的に発生させた故障を利用し,内部の秘密情報を漏洩させる攻撃である.特にレーザーによ... [more] HWS2023-56 ICD2023-35
pp.10-15
DC 2017-12-15
15:30
秋田 放送大学秋田学習センター FPGAの自己テストのためのTDCを用いたテストクロック観測手法の検討
三宅庸資佐藤康夫梶原誠司九工大DC2017-75
FPGAの自己テストによるフィールド高信頼化のため,論理BISTと可変なテストクロックを組み合わせた遅延測定手法が提案さ... [more] DC2017-75
pp.37-42
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-30
09:25
大阪 立命館大学大阪いばらきキャンパス 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について
河塚信吾四柳浩之橋爪正樹徳島大VLD2016-62 DC2016-56
半導体製造技術の向上により,回路の遅延時間がわずかにシフトする微小遅延故障がタイミング不良として顕在化している.
微小... [more]
VLD2016-62 DC2016-56
pp.105-110
CAS, NLP
(共催)
2016-10-27
15:25
東京 日立中央研究所 2ステップ逐次比較時間デジタイザの自己校正法とトリガ回路の検討
井田貴士小澤祐喜姜 日晨小林春夫群馬大)・塩田良治ソシオネクストCAS2016-48 NLP2016-74
本稿では、絶対(平均)遅延素子配列のばらつきに対する線形自己校正を備えた2ステップ逐次比較時間-デジタル変換器(SAR ... [more] CAS2016-48 NLP2016-74
pp.55-60
ICD, SDM
(共催)
ITE-IST
(連催) [詳細]
2016-08-01
10:25
大阪 中央電気倶楽部 A Low-Power Mixed-Domain Delta-Sigma Time-to-Digital Converter Using Charge-Pump and SAR ADC
Anugerah FirdauziZule XuMasaya MiyaharaAkira MatsuzawaTokyo Tech.SDM2016-50 ICD2016-18
This paper presents a time-to-digital converter (TDC) using ... [more] SDM2016-50 ICD2016-18
pp.9-14
ICD, CPSY
(共催)
2014-12-01
12:50
東京 機械振興会館 [招待講演]デルタシグマ変調技術を用いた時間ディジタル変換回路 ~ 時間領域アナログ回路のキーコンポーネント ~
小林春夫群馬大ICD2014-75 CPSY2014-87
(1) 日本発の2つの技術 ”デルタシグマ変調技術”(東大・早大名誉教授 安田靖彦先生)と”時間ディジタル変換回路”(高... [more] ICD2014-75 CPSY2014-87
pp.13-18
SDM, ICD
(共催)
2013-08-02
11:15
石川 金沢大学 角間キャンパス [招待講演]時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路
宮下大輔山城 遼東芝)・橋吉和典東芝マイクロエレクトロニクス)・小林弘幸香西昌平大脇幸人畝川康夫東芝SDM2013-79 ICD2013-61
アナログ信号処理は一本の配線で多ビットを同時に表現することができるため、一本の配線で1ビットの情報しか表現できないデジタ... [more] SDM2013-79 ICD2013-61
pp.71-76
ICD, ITE-IST
(連催)
2010-07-22
15:50
大阪 常翔学園大阪センター [招待講演]時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL
前多 正東海林貴司ルネサス エレクトロニクス)・狐塚正樹NEC)・岡田光司ルネサス エレクトロニクス)・深石宗生NECICD2010-29
2.1-2.8GHz帯で動作する低雑音・低消費電力な全デジタルPLLについて述べた。PLLの位相雑音を低減するために、2... [more] ICD2010-29
pp.49-54
SCE 2005-10-14
15:20
愛知 名古屋大学 SFQ回路におけるタイミングジッタの定量的評価
寺部雅能名大)・関谷彰人JST)・藤巻 朗名大/JST
近年、単一磁束量子(Single-flux-quantum,以下SFQ)回路の設計技術向上に伴い、大規模回路の動作実証が... [more] SCE2005-22
pp.25-30
 9件中 1~9件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会