お知らせ ◆電子情報通信学会における研究会開催について(新型コロナウイルス関連)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 17件中 1~17件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
CPSY, DC
(共催)
IPSJ-ARC
(連催) [詳細]
2019-07-24
13:30
北海道 北見市民会館 組込み向けRISC-Vのためのスケーラブルなベクトル命令セットの提案
木村嘉毅菊池智也大津金光横田隆史宇都宮大CPSY2019-18 DC2019-18
近年,組込み分野でのFPGAの利用が増加しているが,FPGAを用いた開発はコストが高い.そこで,専用回路とソフトコアプロ... [more] CPSY2019-18 DC2019-18
pp.21-26
ICD, CPSY
(共催)
2014-12-01
10:00
東京 機械振興会館 SIMD命令拡張による高速化の検討 ~ プロセッサ設計コンテストを題材として ~
平石康祐橋本瑛大大津金光大川 猛横田隆史宇都宮大ICD2014-73 CPSY2014-85
FPGA (Field Programmable Gate Array) 上のソフトコアプロセッサを用いてシステムを開発... [more] ICD2014-73 CPSY2014-85
pp.1-6
RECONF 2014-09-19
13:30
広島 杜の宿 小規模SoCのための小型プロセッサYukiyamaのFPGA実装
渡辺優一谷川一哉弘中哲夫広島市大RECONF2014-31
本稿ではCPLD にマッピング出来る小規模ソフトコア・プロセッサアーキテクチャの提案を行う.
その後,提案する小規模ソ... [more]
RECONF2014-31
pp.81-86
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-28
08:30
鹿児島 鹿児島県文化センター 小規模再構成可能デバイス用ソフトコア・マイクロプロセッサ
渡辺優一山本泰輔吉田雄揮谷川一哉弘中哲夫広島市大RECONF2013-46
本研究では小規模な再構成可能デバイスにも実装可能なハードウェア記述言語で提供されるソフトコア・
プロセッサを提案し実装... [more]
RECONF2013-46
pp.39-44
SDM, ICD
(共催)
2013-08-02
14:25
石川 金沢大学 角間キャンパス [招待講演]ミッションクリティカルUNIXサーバ向け第10世代16コアSPARC64プロセッサ
菅 竜二田中智浩杉崎 剛西山龍一酒林聰太富士通)・小柳洋一富士通研)・岩月竜二早坂和美富士通)・上村大樹富士通セミコンダクター)・伊藤 学小関由知安達裕幸古谷和弘本車田 強富士通SDM2013-83 ICD2013-65
28nm CMOSプロセスを用いて16コア、24MB共有2次キャッシュ、システム/DDR3/PCIeインターフェースを搭... [more] SDM2013-83 ICD2013-65
pp.95-98
RECONF 2012-05-29
15:10
沖縄 沖縄県男女共同参画センター 単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法
田中宏樹一ノ宮佳裕宇佐川貞幹尼崎太樹飯田全広久我守弘末吉敏則熊本大RECONF2012-11
FPGAはハードエラー箇所を避けて再構成することでハードエラーから復旧することができる.特に部分再構成を用いることで動的... [more] RECONF2012-11
pp.61-66
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2011-11-28
16:05
宮崎 ニューウェルシティ宮崎 二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術
一ノ宮佳裕熊本大/学振)・藤野 誠尼崎太樹久我守弘飯田全広末吉敏則熊本大RECONF2011-42
SRAM型FPGA(Field Programmable Gate Array)は,再構成可能という特徴をもつ反面,ソフ... [more] RECONF2011-42
pp.7-12
RECONF 2011-05-12
13:30
北海道 北海道大学工学部B3棟 ソフトコアプロセッサシステムの高信頼化に向けたコンテキスト同期手法
藤野 誠甲斐統貴熊本大)・一ノ宮佳裕熊本大/学振)・尼崎太樹久我守弘末吉敏則熊本大RECONF2011-5
SRAM型FPGAは,再構成可能という特徴を持つ反面,ソフトエラーにより回路構成が破壊される恐れがある.
著者らは,こ... [more]
RECONF2011-5
pp.25-30
ISEC, SITE, ICSS
(共催)
IPSJ-CSEC
(連催) [詳細]
2010-07-01
14:15
青森 弘前大学 AES復号処理のビットスライス実装高速化
佐野文彦東芝ソリューションISEC2010-15 SITE2010-11 ICSS2010-21
K\"{a}sperらが提案したビットスライス実装によるAES の暗号化処理に対して,最適化された復号処理を実装した.A... [more] ISEC2010-15 SITE2010-11 ICSS2010-21
pp.35-39
SR 2010-05-20
13:15
神奈川 慶応大学 Simultaneous Multistandard Base Stations -- A Software-Defined Multicore Approach --
Kambiz HomayounfarBijan RohaniKhoo Kiak WeiPHYBITSR2010-5
This paper addresses the challenge of implementing the uplin... [more] SR2010-5
pp.29-32
SR 2010-05-20
13:40
神奈川 慶応大学 Software-Defined In-Vehicle Infotainment -- An Architecture based on Atom Processor --
Kambiz HomayounfarBijan RohaniKhoo Kiak WeiPHYBITSR2010-6
We propose a design for handling three simultaneous informat... [more] SR2010-6
pp.33-36
RECONF 2008-09-26
12:50
岡山 岡山大学 ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討
一ノ宮佳裕田上士郎石田智之尼崎太樹久我守弘末吉敏則熊本大RECONF2008-35
SRAM 型FPGA は放射線などの影響が原因で専用回路と比べ信頼性が低い.我々は,リソースや動作周波数などでオーバヘッ... [more] RECONF2008-35
pp.75-80
VLD, ICD
(共催)
2008-03-05
13:25
沖縄 沖縄県男女共同参画センター ヘテロジーニアスマルチプロセッサのソフトエラー脆弱性を低減するタスクスケジューリング技術
杉原 真豊橋技科大/JSTVLD2007-138 ICD2007-161
短期間で,かつ低コストに組込みシステムを開発する設計パラダイムとして,
ヘテロジーニアスマルチプロセッサ(HMP: H... [more]
VLD2007-138 ICD2007-161
pp.7-12
CPSY 2007-10-26
09:40
熊本 熊本大学 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ
佐藤寿倫九大)・舟木敏正九工大CPSY2007-31
半導体製造技術における微細化の進展により,ソフトエラーの増加が問題となっている.マルチコアプロセッサを利用しスレッドを冗... [more] CPSY2007-31
pp.39-44
IT, ISEC, WBS
(共催)
2007-03-16
13:50
群馬 群馬大学(桐生キャンパス) Core2上でのブロック暗号アルゴリズムの実装性能評価について
中嶋純子松井 充三菱電機
Intelの新しいCore2プロセッサ上で、そのアーキテクチャを考慮しながら
ブロック暗号アルゴリズム(MISTY, ... [more]
IT2006-103 ISEC2006-158 WBS2006-100
pp.105-110
ICD, VLD
(共催)
2007-03-08
09:10
沖縄 メルパルク沖縄 SIMD型プロセッサコア最適化設計のための多重ループに対応したSIMD命令合成手法
中島裕貴小原俊逸戸川 望柳澤政生大附辰夫早大
Packed SIMD型命令セットを持つプロセッサを対象としたHW/SW協調合成システムSPADESでは,
Packe... [more]
VLD2006-121 ICD2006-212
pp.13-18
SIP, CAS, VLD
(共催)
2006-06-22
13:30
北海道 北見工業大学 HW/SW協調合成におけるアプリケーションプロセッサの面積/遅延見積もり手法
山崎大輔小原俊逸戸川 望柳澤政生大附辰夫早大
本稿では,パイプライン段数と制御構造の変化に対応したアプリケーションプロセッサの面積/遅延の見積もり手法を提案する.プロ... [more] CAS2006-1 VLD2006-14 SIP2006-24
pp.1-6
 17件中 1~17件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会