電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 107件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
RECONF 2019-09-20
10:40
福岡 北九州国際会議場 Multi-threaded High-Level Synthesis for Bandwidth-intensive Applications
Jens HuthmannAuter PodobasTakaaki MiyajimaAtsushi KoshibaKentaro SanoRIKENRECONF2019-30
 [more] RECONF2019-30
pp.51-56
ISEC, SITE, ICSS, EMM, HWS, BioX
(共催)
IPSJ-CSEC, IPSJ-SPT
(共催)
(連催) [詳細]
2019-07-24
13:45
高知 高知工科大学 高位設計フローにベイズ最適化法を応用した設計空間探索
中山亮平東大)・粟野皓光阪大)・池田 誠東大ISEC2019-57 SITE2019-51 BioX2019-49 HWS2019-52 ICSS2019-55 EMM2019-60
回路規模がますます増大する昨今において,記述の抽象度が低いハードウェア設計言語ではなく,抽象度の高い高級プログラミング言... [more] ISEC2019-57 SITE2019-51 BioX2019-49 HWS2019-52 ICSS2019-55 EMM2019-60
pp.369-374
HWS, VLD
(共催)
2019-03-01
10:00
沖縄 沖縄県青年会館 RTOSを用いたシステムのフルハードウェア実装とその自動化
大迫裕樹石浦菜岐佐関西学院大)・冨山宏之立命館大)・神原弘之京都高度技研VLD2018-122 HWS2018-85
本稿では, RTOS を用いたプログラムを高位合成によりフルハードウェア実装する手法を提案する. 本手法では, タスク/... [more] VLD2018-122 HWS2018-85
pp.175-180
HWS, VLD
(共催)
2019-03-01
11:15
沖縄 沖縄県青年会館 複数データフローグラフにまたがる動的スケジューリングを実現する分散制御回路の自動合成
太田小百合石浦菜岐佐関西学院大VLD2018-125 HWS2018-88
本稿では, 分散制御方式を適用した回路を CDFG (Control Dataflow Graph) から自動合成する手... [more] VLD2018-125 HWS2018-88
pp.193-198
VLD, HWS
(併催)
2018-02-28
14:20
沖縄 沖縄県青年会館 高位合成における多重ループに対するパイプライン処理時のサイクル数オーバーヘッド削減を行うループ平坦化ツールの開発
石川大輔瀬戸謙修東京都市大VLD2017-97
高位合成を用いてハードウェア設計を行う際の、多重ループに対するループ平坦化ツールの開発について提案する。多重forループ... [more] VLD2017-97
pp.49-54
VLD, HWS
(併催)
2018-02-28
16:55
沖縄 沖縄県青年会館 コンポーネント間近接制約に基づいた混合誤り訂正機構の信頼性評価
呉 政訓金子峰雄北陸先端大VLD2017-102
LSIの微細化に伴った様々な問題の中,ソフトエラーは信頼性低下の主な要因の一つとされている.配線や部品の間隔が狭くなるに... [more] VLD2017-102
pp.79-84
VLD, HWS
(併催)
2018-03-01
16:25
沖縄 沖縄県青年会館 FPGAを用いた組込みシステム向けDNNフレームワークの構想
山本椋太岡本卓也本田晋也名大)・趙 茜松本斗貴中本幸一兵庫県立大)・酒井 完青山哲也若林一敏NECVLD2017-117
DNN (Deep Neural Network) が様々な分野で利用され始めており,組込みシステム分野でも需要がある.... [more] VLD2017-117
pp.169-174
IPSJ-ARC, IPSJ-SLDM
(共催)
VLD, CPSY, RECONF
(共催)
(連催) [詳細]
2018-01-18
17:00
神奈川 慶應義塾大学 日吉キャンパス 来往舎 Erlangからの高位合成のためのメモリ分散アーキテクチャ
東 香実浜名将輝若林秀和石浦菜岐佐関西学院大)・吉田信明神原弘之京都高度技研VLD2017-75 CPSY2017-119 RECONF2017-63
本稿では, Erlang からの高位合成のためのメモリ分散アーキテクチャを提案する. 竹林らが提案した Erlang サ... [more] VLD2017-75 CPSY2017-119 RECONF2017-63
pp.77-82
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-06
10:55
熊本 くまもと県民交流館パレア 高位合成を用いた3次元立体音響プロセッサの設計環境の構築
大平裟耶土屋尚暉松村哲哉日大VLD2017-28 DC2017-34
前回,我々は3次元(3D)音響処理IPおよび超指向性変調IPを搭載した3次元立体音響プロセッサを提案した.このプロセッサ... [more] VLD2017-28 DC2017-34
pp.7-12
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-07
10:30
熊本 くまもと県民交流館パレア β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減
進藤佑司瀬戸謙修傘 昊東京都市大VLD2017-44 DC2017-50
β展開に基づくAD変換器のデジタル回路部の面積削減手法を提案する。既存手法のデジタル回路部は、ルックアップテーブル(LU... [more] VLD2017-44 DC2017-50
pp.101-104
RECONF 2017-09-26
13:55
東京 (株)ドワンゴ 関数型言語における高階関数を利用した高位合成の一検討
寺岡拓也久我守弘尼崎太樹飯田全広末吉敏則熊本大RECONF2017-35
FPGA(Field-Programmable Gate Array)の性能向上に伴い,プログラムの実行プラットフォーム... [more] RECONF2017-35
pp.75-80
VLD, IPSJ-SLDM
(連催)
2017-05-10
13:30
福岡 北九州国際会議場 RTL設計時のECOのためのテンプレートを用いたC記述合成手法
王 勤浩木村悠介ガラバギ アミル マスード藤田昌宏東大VLD2017-1
C言語ベース設計において、レジスタ転送レベル(RTL)設計時にエンジニアリング・チェンジ・オーダー(ECO)が発生し、論... [more] VLD2017-1
pp.1-6
VLD 2017-03-01
15:55
沖縄 沖縄県青年会館 ニューラルネットワークにもとづく概算回路設計手法
川村一志柳澤政生戸川 望早大VLD2016-106
近年,Approximate Computingを活用した概算回路設計に関する研究が盛んに進められ,画像処理・信号処理分... [more] VLD2016-106
pp.25-30
VLD 2017-03-02
15:00
沖縄 沖縄県青年会館 マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割
李 暁光金子峰雄北陸先端大VLD2016-118
データパス回路において,レジスタへのクロック信号到着時刻をずらすことにより,動作速度の向上が図れる.また,精度を要するス... [more] VLD2016-118
pp.85-90
VLD 2017-03-02
15:50
沖縄 沖縄県青年会館 スキュー調整を考慮した高位合成のMILP定式化
志村甲斐金子峰雄北陸先端大VLD2016-120
動作向上のために積極的にクロックスキューを利用する回路設計が提案されている.
しかし,クロックスキュー調整による動作速... [more]
VLD2016-120
pp.97-102
VLD 2017-03-03
13:25
沖縄 沖縄県青年会館 コンポーネント間近接制約に基づいた混合誤り訂正機構と回路面積評価
呉 政訓金子峰雄北陸先端大VLD2016-129
VLSI の微細化に伴ったソフトエラーによる信頼性低下がより深刻化している.これまで,システムレベルの対策として,比較・... [more] VLD2016-129
pp.151-156
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-28
14:15
大阪 立命館大学大阪いばらきキャンパス 高位合成を用いた3次元立体音響プロセッサの設計
大平裟耶土屋尚暉松村哲哉日大RECONF2016-40
高品位な音響システムが様々な分野で我々の生活様式に浸透している.近年,パラメトリックスピーカによる超指向性音響機能を用い... [more] RECONF2016-40
pp.1-6
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-30
13:45
大阪 立命館大学大阪いばらきキャンパス 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法
石川大輔瀬戸謙修東京都市大VLD2016-69 DC2016-63
高位合成を用いてアクセラレータを設計する際の、通信最適化手法を提案する。既存の高位合成向けメモリアクセス最適化手法は通信... [more] VLD2016-69 DC2016-63
pp.147-152
NS 2016-10-20
13:50
兵庫 姫路・西はりま地場産業センター 仮想エッジルータにおいて100Gbps級転送性能を達成するハードウェアアクセラレータを用いたパケット処理分散配備方式
西山聡史金子 斉工藤伊知郎NTTNS2016-90
キャリア網のサービスエッジルータ機能を汎用サーバで実現しマイグレーションを可能とする仮想エッジルータにおいて,汎用プロセ... [more] NS2016-90
pp.13-18
DC 2016-06-20
15:15
東京 機械振興会館 テスト容易化機能的時間展開モデル生成のためのテスト容易化バインディング法
佐藤 護細川利典増田哲也西間木 淳日大)・藤原秀雄阪学院大DC2016-14
データパスを対象とした効率的なテスト生成手法として,テスト容易化機能的時間展開モデルを用いたテスト生成法が提案されている... [more] DC2016-14
pp.25-30
 107件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.
(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会