研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
RECONF, VLD (連催) IPSJ-SLDM (連催) [詳細] |
2023-01-23 10:30 |
神奈川 |
慶応義塾大学 日吉キャンパス 来往舎2階大会議室 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
高位合成ツールCyberworkbenchを用いたマルチFPGA設計環境 ○鈴木裕章(慶大)・高橋 渡(NEC)・若林一敏(東大)・天野英晴(慶大) VLD2022-56 RECONF2022-79 |
複数の FPGA ボードを直接高速シリアルリンクで接続したマルチ FPGA システムはMEC(Multi-edgeacc... [more] |
VLD2022-56 RECONF2022-79 pp.1-6 |
RECONF |
2018-05-24 11:20 |
東京 |
ゲートシティ大崎 B1ルームD |
高位合成で実装したハードウェア・ソフトウェアの動的再構成による障害発生時の処理継続技術 ○酒田輝昭・広津鉄平(日立) RECONF2018-3 |
高信頼が要求されるシステムの一部で障害が発生しても必要動作を継続するアーキテクチャを開発した。本研究ではプラグマを含む共... [more] |
RECONF2018-3 pp.13-18 |
RECONF |
2017-09-25 13:55 |
東京 |
(株)ドワンゴ |
COTSベース通信キャリア装置のHW/SW協調設計におけるFPGA動的部分再構成技術の適用性検討 ○保米本 徹・石井久治・松田俊哉・片山 勝・松村和之(NTT) RECONF2017-25 |
通信キャリア特有のネットワーク機能をOpenCL C言語などを用いてFPGAアクセラレータボード上にプログラミングして用... [more] |
RECONF2017-25 pp.19-24 |
ASN |
2017-05-25 11:15 |
東京 |
東大 生産技術研究所 |
動的再構成デバイスを用いたセンサネットワークシステムの開発 ○横田裕介(日本女子大) ASN2017-4 |
センサノードの開発において,ノード稼働中の動作変更は重要な機能の一つである.従来は主にソフトウェアレベルでの動作変更につ... [more] |
ASN2017-4 pp.19-22 |
ICD, IE, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2015-10-27 09:00 |
宮城 |
一の坊(作並温泉) |
[チュートリアル招待講演]リアルワールド応用知能システムとそのVLSIコンピューティングプラットフォームの展望 ○亀山充隆(東北大) VLD2015-33 ICD2015-46 IE2015-68 |
今後のICT応用の1つとして,人間を支援するリアルワールド応用知能システムの意義とその実現について展望する.リアルワール... [more] |
VLD2015-33 ICD2015-46 IE2015-68 pp.37-42 |
IN, NV (併催) |
2015-07-16 13:00 |
北海道 |
北海道大学 |
動的再構成可能なP2PストリーミングネットワークのSDNによる実現 ○柴崎 良・松本倫子・吉田紀彦(埼玉大) IN2015-23 |
P2P ストリーミングネットワークでは,ノードの参加・離脱により不均衡なネットワークが構成され,コンテンツの配信効率が低... [more] |
IN2015-23 pp.1-6 |
IN, NV (併催) |
2015-07-16 14:50 |
北海道 |
北海道大学 |
P2PストリーミングネットワークのNetwork Motifsを用いた動的再構成 ○小野和輝・松本倫子・吉田紀彦(埼玉大) IN2015-27 |
近年,P2P を通信モデルとして採用した「P2P ストリーミングネットワーク」が耐故障性や負荷分散といった特徴から注目を... [more] |
IN2015-27 pp.25-30 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-28 11:05 |
鹿児島 |
鹿児島県文化センター |
[招待講演]VLSIの信頼性を向上させる再構成可能アーキテクチャ ○尾上孝雄・橋本昌宜(阪大)・密山幸男(高知工科大)・Dawood Alnajjar・郡浦宏明(阪大) VLD2013-87 CPM2013-122 ICD2013-99 CPSY2013-63 DC2013-53 RECONF2013-51 |
近年,VLSIの正常動作を保証する信頼性確保が,医療,金融,航空宇宙などの,いわゆるミッション・クリティカルな応用分野で... [more] |
VLD2013-87 CPM2013-122 ICD2013-99 CPSY2013-63 DC2013-53 RECONF2013-51 p.183(VLD), p.81(CPM), p.81(ICD), p.27(CPSY), p.183(DC), p.69(RECONF) |
RECONF |
2013-09-19 14:50 |
石川 |
北陸先端科学技術大学院大学 |
動的部分再構成による連想メモリ内エントリの定数化の検討 ○請園智玲・荒木光一(北陸先端大) RECONF2013-36 |
一般的に連想探索を行うメモリはエントリ数の増加に比例してハードウェアサイズが大きくなり,参照遅延も同様に長くなる.そのた... [more] |
RECONF2013-36 pp.97-102 |
RECONF |
2013-05-20 17:40 |
高知 |
高知県民文化ホール |
動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討 ○郡浦宏明・Dawood Alnajjar(阪大)・密山幸男(高知工科大)・越智裕之(立命館大)・今川隆司(京大)・野田真一・若林一敏(NEC)・橋本昌宜・尾上孝雄(阪大) RECONF2013-8 |
本稿では,C ベース動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャを提案する.提案アーキテクチャは,細粒度... [more] |
RECONF2013-8 pp.41-46 |
CPSY, VLD, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2013-01-17 13:25 |
神奈川 |
慶応義塾大学 日吉キャンパス |
A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs ○Krzysztof Jozwik・Shinya Honda・Masato Edahiro(Nagoya Univ.)・Hiroyuki Tomiyama(Ritsumeikan Univ.)・Hiroaki Takada(Nagoya Univ.) VLD2012-130 CPSY2012-79 RECONF2012-84 |
Dynamically Partially Reconfigurable (DPR) FPGAs allow for i... [more] |
VLD2012-130 CPSY2012-79 RECONF2012-84 pp.135-140 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 17:00 |
福岡 |
九州大学百年講堂 |
[基調講演]動的再構成プロセッサ(DRP)技術の現状と今後の展望 ○本村真人(北大)・古田浩一朗・粟島 亨・志田靖斉(ルネサス エレクトロニクス) VLD2012-87 CPM2012-117 ICD2012-81 CPSY2012-55 DC2012-53 RECONF2012-49 |
DRPは、(1)小規模なプロセッサとメモリを2次元アレイ状に配置して自在にデータの処理・受け渡し・格納を可能にしたアーキ... [more] |
VLD2012-87 CPM2012-117 ICD2012-81 CPSY2012-55 DC2012-53 RECONF2012-49 p.163(VLD), p.29(CPM), p.29(ICD), p.45(CPSY), p.163(DC), p.15(RECONF) |
RECONF |
2012-09-18 16:30 |
滋賀 |
立命館大学 びわこくさつキャンパス エポック立命21 |
FPGAにおける細粒度動的部分再構成機構の検討 ○上田晋寛・河本尚輝・土肥慶亮・柴田裕一郎・小栗 清(長崎大) RECONF2012-34 |
SRAM型Field Programmable Gate Array (FPGA)は,コンフィギュレーション用SRAMの... [more] |
RECONF2012-34 pp.61-66 |
RECONF |
2012-09-19 09:00 |
滋賀 |
立命館大学 びわこくさつキャンパス エポック立命21 |
動画像形状検出処理における動的部分再構成による省電力効果の検討 ○河本尚輝・上田晋寛・土肥慶亮・柴田裕一郎・小栗 清(長崎大) RECONF2012-36 |
FPGAには動的部分再構成(Dynamic Partial Reconfiguration)の機能を持つものがある。この... [more] |
RECONF2012-36 pp.73-78 |
DC, CPSY (併催) |
2012-08-03 09:30 |
鳥取 |
とりぎん文化会館 |
リコンフィギャラブルシステム向けスケジューリングシミュレータの開発 ○宇田貴重・久我守弘・尼崎太樹・飯田全広・末吉敏則(熊本大) CPSY2012-19 |
リコンフィギャラブルコンピューティングシステム(RC システム)はアプリケーションを高速に処理するために利用されている.... [more] |
CPSY2012-19 pp.61-66 |
ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-24 14:45 |
宮城 |
一の坊(仙台) |
レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ ○藤岡与周(八戸工大)・瀧沢 翔・亀山充隆(東北大) SIP2011-64 ICD2011-67 IE2011-63 |
動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパ... [more] |
SIP2011-64 ICD2011-67 IE2011-63 pp.13-18 |
ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-25 13:30 |
宮城 |
一の坊(仙台) |
MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム ○武井康浩・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆(東北大) SIP2011-73 ICD2011-76 IE2011-72 |
メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして,CPUとアクセラレータを組み合わせた... [more] |
SIP2011-73 ICD2011-76 IE2011-72 pp.73-76 |
ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-25 13:55 |
宮城 |
一の坊(仙台) |
動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション ○大林洋介・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆(東北大) SIP2011-74 ICD2011-77 IE2011-73 |
低消費電力ヘテロジニアスマルチコアプロセッサ上のアクセラレータコアは,データアクセス速度の向上と並列アクセスを可能にする... [more] |
SIP2011-74 ICD2011-77 IE2011-73 pp.77-82 |
RECONF |
2011-09-26 15:30 |
愛知 |
名古屋大学(NCES) |
Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs - Hardware and Reconfiguration Layers ○Krzysztof Jozwik・Shinya Honda(Nagoya Univ.)・Hiroyuki Tomiyama(Ritsumeikan Univ.)・Hiroaki Takada(Nagoya Univ.) RECONF2011-29 |
Preemption techniques for HW (hardware) tasks
have been stu... [more] |
RECONF2011-29 pp.43-48 |
RECONF |
2011-09-27 09:50 |
愛知 |
名古屋大学(NCES) |
リモートからのLUT書き換えによる動的部分再構成の基礎検討 ○川合浩之(浜松ホトニクス)・安永守利(筑波大) RECONF2011-34 |
本研究では,FPGA の動的部分再構成をリモートから実行するための基礎実装を行う.はじめに,FPGAボードをイーサネット... [more] |
RECONF2011-34 pp.69-74 |