お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 36件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
DC 2023-02-28
14:25
東京 機械振興会館
(ハイブリッド開催,主:現地開催,副:オンライン開催)
グラフニューラルネットワークと深層強化学習による論理回路のテストポイント選択法
魏 少奇塩谷晃平王 森レイ甲斐 博樋上喜信高橋 寛愛媛大DC2022-87
大規模集積回路のテスト品質を向上するためには,回路の中に可観測性や可制御性を向上できるテストポイント(Test Poin... [more] DC2022-87
pp.27-32
VLD, DC, RECONF, ICD
(共催)
IPSJ-SLDM
(連催) [詳細]
2022-11-30
14:20
熊本 金沢市文化ホール
(ハイブリッド開催,主:現地開催,副:オンライン開催)
遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能調査
大濱瑛祐四柳浩之橋爪正樹徳島大VLD2022-46 ICD2022-63 DC2022-62 RECONF2022-69
本研究では,遅延検査容易化設計をセキュリティ技術としても機能させることを目的として,遅延検査容易化回路と PUF 回路を... [more] VLD2022-46 ICD2022-63 DC2022-62 RECONF2022-69
pp.156-161
VLD, DC, RECONF, ICD
(共催)
IPSJ-SLDM
(連催) [詳細]
2022-11-30
14:45
熊本 金沢市文化ホール
(ハイブリッド開催,主:現地開催,副:オンライン開催)
3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価
高見圭悟四柳浩之橋爪正樹徳島大VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70
3 次元積層ICにおいてチップ間接続に用いられるTSVの故障検査が課題となっている.我々はチップ間接続における遅延故障を... [more] VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70
pp.162-167
DC 2021-02-05
15:30
ONLINE オンライン開催 レジスタ転送レベルにおける非スキャンベースフィールドテスタビリティに基づく制御信号のドントケア割当て法
池ヶ谷祐輝石山悠太細川利典日大)・吉村正義京都産大DC2020-77
VLSI の経年劣化による障害を回避する手段の一つとして,機能動作時に回路の出力や内部信号線の値を監視するフィールドテス... [more] DC2020-77
pp.48-53
CPSY, DC
(共催)
IPSJ-ARC
(連催) [詳細]
2020-07-31
17:30
ONLINE オンライン開催 機能等価な有限状態機械生成に基づく面積削減指向コントローラ拡大法
辻川敦也細川利典日大)・吉村正義京都産大CPSY2020-15 DC2020-15
近年,コントローラ拡大はレジスタ転送レベルにおけるテスト容易化設計やセキュリティ設計に用い られている.コントローラ... [more] CPSY2020-15 DC2020-15
pp.93-98
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-14
15:20
愛媛 愛媛県男女共同参画センター コントローラ拡大とパーシャルスキャン設計を用いた遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法
石山悠太細川利典池ヶ谷祐輝日大VLD2019-43 DC2019-67
テスト容易化設計手法において,高い故障検出効率を維持したまま,面積オーバヘッドやテスト実行時間の削減をすることが重要であ... [more] VLD2019-43 DC2019-67
pp.133-138
DC, SS
(共催)
2019-10-24
16:00
熊本 熊本大学 n回状態遷移被覆に基づく非スキャンオンラインテスト法
池ヶ谷祐輝石山悠太細川利典日大)・吉村正義京都産大SS2019-19 DC2019-47
VLSIの経年劣化による障害を回避する手段の一つとして,通常動作時に回路の出力や内部信号線の値を監視するオンラインテスト... [more] SS2019-19 DC2019-47
pp.37-42
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2018-12-06
13:00
広島 サテライトキャンパスひろしま TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減
平井智士四柳浩之橋爪正樹徳島大VLD2018-56 DC2018-42
ICの新たな集積方法として,TSV(Through-Silicon-Via)を用いた3次元積層技術が注目されている.
... [more]
VLD2018-56 DC2018-42
pp.119-124
DC 2018-02-20
10:35
東京 機械振興会館 TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減
平井智士四柳浩之橋爪正樹徳島大DC2017-79
3次元積層ICにおけるダイ間配線の新しい実装方法として,TSV(Through-Silicon-Via)が注目されている... [more] DC2017-79
pp.13-18
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-06
15:20
熊本 くまもと県民交流館パレア コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法
武田 俊細川利典山崎紘史日大)・吉村正義京都産大VLD2017-37 DC2017-43
近年, VLSIのテストコスト増大に伴い,DFT設計を用いたテストパターン数削減手法が重要視されている.特に, VLSI... [more] VLD2017-37 DC2017-43
pp.61-66
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-30
09:25
大阪 立命館大学大阪いばらきキャンパス 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について
河塚信吾四柳浩之橋爪正樹徳島大VLD2016-62 DC2016-56
半導体製造技術の向上により,回路の遅延時間がわずかにシフトする微小遅延故障がタイミング不良として顕在化している.
微小... [more]
VLD2016-62 DC2016-56
pp.105-110
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2015-12-03
15:00
長崎 長崎県勤労福祉会館 テスト容易でオンライン誤り検出可能な桁上げ選択加算器
鬼頭信貴中京大VLD2015-72 DC2015-68
テストが容易で,さらに動作中に故障による回路出力の誤りを検出可能(オンライン誤り検出可能)な桁上げ選択加算器を提案する.... [more] VLD2015-72 DC2015-68
pp.225-230
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-26
14:45
大分 ビーコンプラザ(別府国際コンベンションセンター) TSV故障検出回路の制御部改良および観測部における面積削減の検討
宮本陽平四柳浩之橋爪正樹徳島大VLD2014-72 DC2014-26
故障TSVで発生する遅延量は極めて小さく,故障検出が困難である.そこで,隣接TSVを考慮したTSV故障検出回路が提案され... [more] VLD2014-72 DC2014-26
pp.3-8
VLD 2014-03-03
16:25
沖縄 沖縄県青年会館 改良ランダムオーダースキャンによるセキュアスキャン設計とその評価
大屋 優跡部悠太史 又華柳澤政生戸川 望早大VLD2013-141
大規模集積回路のテスト容易化設計の1つであるスキャンチェインを利用したスキャンテストが一般的に行われる.
反面スキャン... [more]
VLD2013-141
pp.43-48
DC 2014-02-10
09:00
東京 機械振興会館 モジュール間結合増加率に基づくスキャンチェーン接続法
小松 巡岩田大志山口賢一奈良高専DC2013-79
近年,半導体プロセスの微細化により,動作速度や電力消費に与える配置配線の影響が大きくなっており,
テスト容易化設計時に... [more]
DC2013-79
pp.1-5
DC 2014-02-10
09:25
東京 機械振興会館 TDC組込み型バウンダリスキャン回路による遅延検出能力評価
櫻井浩希四柳浩之橋爪正樹徳島大DC2013-80
ディープサブミクロン(DSM)ICでは,抵抗性ショート欠陥やオープン欠陥が従来の縮退故障の振る舞いをせず,遅延として現れ... [more] DC2013-80
pp.7-12
DC 2014-02-10
09:50
東京 機械振興会館 非同期式QDI回路における任意の故障に対する検出手法
水谷早苗岩田大志山口賢一奈良高専DC2013-81
VLSI の製造プロセスの微細化に伴い,非同期式回路が注目されている.非同期式回路の実現方法として, 同期式回路から非同... [more] DC2013-81
pp.13-18
DC 2013-02-13
13:55
東京 機械振興会館 隣接TSVを考慮したTSV遅延故障検出法について
中村真規四柳浩之橋爪正樹徳島大DC2012-85
本研究では断線TSV(Through-Silicon-Via)により発生する遅延故障を検出するために,隣接TSVを考慮し... [more] DC2012-85
pp.31-36
DC 2012-02-13
14:50
東京 機械振興会館 同期式設計から変換されたQDI回路のテスト生成法
内田行紀村田絵理奈良先端大)・大竹哲史大分大/JST)・中島康彦奈良先端大DC2011-83
Quasi-Delay-Insensitive(QDI)設計は非同期式回路の現実的な実現手法の一つとして注目されている.... [more] DC2011-83
pp.43-48
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2011-11-29
09:00
宮崎 ニューウェルシティ宮崎 テスト設計選択のためのLSI設計製造コストモデル
志水 昂岩垣 剛市原英行井上智生広島市大VLD2011-71 DC2011-47
LSIのテストを容易にするために,多くのテスト設計・テスト容易化設計(DFT) が提案されている.
本論文では,LSI... [more]
VLD2011-71 DC2011-47
pp.115-120
 36件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会