お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 11件中 1~11件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-27
14:05
鹿児島 鹿児島県文化センター ビアプログラマブルアーキテクチャVPEX3S ~ 動作速度を改善するための基本論理素子の改良 ~
大谷 拓堀 遼平立命館大)・吉川雅弥名城大)・藤野 毅立命館大VLD2013-70 DC2013-36
当研究室では,ビア層をカスタマイズすることで任意の論理を実現可能なビアプログラマブルASICアーキテクチャVPEX3(V... [more] VLD2013-70 DC2013-36
pp.75-80
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-27
14:55
鹿児島 鹿児島県文化センター ビアプログラマブルデバイスVPEX4のベンチマーク回路を用いた性能評価
上口翔大堀 遼平大谷 拓立命館大)・吉川雅弥名城大)・藤野 毅立命館大VLD2013-72 DC2013-38
LSIの微細化に伴いフォトマスク等を含む初期投資費用(NREコスト)が高騰している.当研究室では,大部分のフォトマスクを... [more] VLD2013-72 DC2013-38
pp.87-92
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-27
09:40
鹿児島 鹿児島県文化センター ビアプログラマブルアナログ(VPA)回路設計とプログラマブルアナログ回路との性能比較
上田佳祐堀 遼平汐崎 充熊本敏夫藤田智弘藤野 毅立命館大CPM2013-110 ICD2013-87
LSIの開発コスト高騰問題や,設計容易性の観点からアナログ回路においてもプログラマブル回路が実用化され始めている.我々は... [more] CPM2013-110 ICD2013-87
pp.13-18
VLD 2011-03-04
15:55
沖縄 沖縄県男女共同参画センター ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価
北森達也堀 遼平上岡泰輔立命館大)・吉川雅弥名城大)・藤野 毅立命館大VLD2010-147
我々は,ビア層のレイアウトを変更することにより,任意のデジタル論理を実現できるビアプログラマブルストラクチャードASIC... [more] VLD2010-147
pp.183-188
VLD 2010-03-11
10:00
沖縄 沖縄県男女共同参画センター ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討
山田翔太國生雄一西本智広吉田直之堀 遼平松本直樹北森達也立命館大)・吉川雅弥名城大)・藤野 毅立命館大VLD2009-107
我々はこれまでに,電子ビーム直接描画に適したビアプログラマブルデバイスVPEX (Via Programmable lo... [more] VLD2009-107
pp.49-54
VLD 2010-03-11
10:25
沖縄 沖縄県男女共同参画センター ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討
堀 遼平國生雄一西本智広山田翔太吉田直之松本直樹藤野 毅立命館大)・吉川雅弥名城大VLD2009-108
マスクコスト等を含む初期開発費の増大しているシステムLSIの低コスト化のために,数層のマスクで論理をカスタマイズできるス... [more] VLD2009-108
pp.55-60
VLD 2010-03-11
10:50
沖縄 沖縄県男女共同参画センター ビアプログラマブルデバイスVPEXの配線遅延評価
西本智広北森達也國生雄一山田翔太立命館大)・吉川雅弥名城大)・藤野 毅立命館大VLD2009-109
我々は,EXOR論理ゲートとインバータより構成される基本論理素子(LE)を用いた,ビアプログラマブルデバイスVPEXの研... [more] VLD2009-109
pp.61-66
VLD 2009-03-12
09:15
沖縄 沖縄県男女共同参画センター ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討
川原崎正英西本智広國生雄一北村一真山田翔太立命館大)・吉川雅弥名城大)・藤野 毅立命館大VLD2008-139
我々は,複合EXOR論理ゲートとインバータにより構成される基本論理素子( LE: Logic element )を用いた... [more] VLD2008-139
pp.77-82
ICD 2008-12-12
13:45
東京 東工大(大岡山)国際交流会館 ビアプログラマブルデバイスVPEXのロジックエレメント改良による面積削減と高性能化
西本智広川原崎正英長谷川英司寺川知宏藤野 毅立命館大ICD2008-122
われわれは,複合EXOR論理ゲートとインバータより構成されるロジックエレメント(LE)を用いた,ビアプログラマブルデバイ... [more] ICD2008-122
pp.101-106
ICD 2008-12-12
14:10
東京 東工大(大岡山)国際交流会館 ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価
國生雄一川原崎正英石橋宏太西本智広北村一真立命館大)・吉川雅弥名城大)・藤野 毅立命館大ICD2008-123
我々は電子ビームによって2層のビアレイアウト(第1ビア層,第3ビア層)を描画することで,マスク制作費用を必要とせずにデジ... [more] ICD2008-123
pp.107-112
VLD, DC, IPSJ-SLDM
(共催)
CPSY, RECONF, IPSJ-ARC
(併催) [詳細]
2007-11-20
16:00
福岡 北九州国際会議場 EB直描を使ったマスクレスビアプログラマブルデバイスVPEXの提案と回路性能評価
川原崎正英中村明博西本智弘下林義明藤野 毅立命館大VLD2007-80 DC2007-35
われわれは, 電子ビームによって,2層のビアレイアウトを描画することにより,マスク制作費用を必要とせずにディジタル回路の... [more] VLD2007-80 DC2007-35
pp.61-66
 11件中 1~11件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会