| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| RECONF, VLD (共催) |
2024-01-29 14:40 |
神奈川 | 新川崎 創造のもり AIRBIC 会議室1～4 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション ○今川隆司（明大）・小山雄輝・小林和淑（京都工繊大）・三好健文（キュエル）  VLD2023-85 RECONF2023-88 |
我々は，大規模汎用量子コンピュータの実現を目標に，極低温下で動作する信号処理ASICの開発を進めており，現在は，常温環境... [more] | VLD2023-85 RECONF2023-88 pp.31-34 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:30 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装 ○三浦順也・宮崎広夢・吉瀬謙二（東工大） VLD2019-72 CPSY2019-70 RECONF2019-62 |
RISC-Vはカリフォルニア大学バークレー校で開発された命令セットアーキテクチャであり，RISC-Vを使用したプロセッサ... [more] | VLD2019-72 CPSY2019-70 RECONF2019-62 pp.117-122 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:55 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 5段パイプラインのRISC-Vソフトプロセッサの設計と実装 ○宮崎広夢・金森拓斗・Md Ashraful Islam・吉瀬謙二（東工大） VLD2019-73 CPSY2019-71 RECONF2019-63 |
本稿では，RISC-Vの基本命令セットであるRV32IをサポートするFPGA向けに最適化された5段パイプラインのRISC... [more] | VLD2019-73 CPSY2019-71 RECONF2019-63 pp.123-128 |
| VLD | 2016-02-29 15:25 |
沖縄 | 沖縄県青年会館 | マルチパラダイム型高水準ハードウェア設計環境の検討 ○高前田伸也（奈良先端大） VLD2015-115 |
ハードウェア設計のための言語とパラダイムは，その目的に応じて使い分けることが重要である．本研究では，幅広い用途に適用可能... [more] | VLD2015-115 pp.25-30 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 14:10 |
長崎 | 長崎県勤労福祉会館 | 非同期式回路を用いたピーク電流抑制型バンドパスフィルタの実装と評価 ○石川達也・黒川 敦・今井 雅（弘前大） VLD2015-68 DC2015-64 |
同期式回路では，タイミング信号であるクロックが動作することにより一定周期でピーク電流が流れる．このピーク電流が原因となり... [more] | VLD2015-68 DC2015-64 pp.195-200 |
| SS | 2015-05-11 15:40 |
熊本 | 熊本大学 | Hardware Description Languageにおけるコードクローンのパターン分類 ○上村恭平・藤原賢二・飯田 元（奈良先端大） SS2015-5 |
近年，回路規模の増大と複雑化に伴い，回路の開発にHardware Description Language (HDL) ... [more] | SS2015-5 pp.23-28 |
| CPSY, DC (併催) |
2014-07-29 09:25 |
新潟 | 朱鷺メッセ 新潟コンベンションセンター | 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価 ○森 悠・吉瀬謙二（東工大） CPSY2014-18 |
プロセッサのシングルスレッド性能向上の限界や半導体の集積技術向上を受けて， 1つのチップに多数のプロセッサコアを搭載す... [more] |
CPSY2014-18 pp.49-54 |
| VLD | 2014-03-05 15:45 |
沖縄 | 沖縄県青年会館 | VerilogHDLによるハードウェア設計への記号モデル検査の適用事例 ○横川智教・東山大地（岡山県立大）・近藤真史（川崎医療福祉大）・佐藤洋一郎・有本和民（岡山県立大） VLD2013-166 |
従来のランダムテストによるIP検証では，検証の網羅性を保証することが極めて困難であることから，モデル検査による形式的検証... [more] | VLD2013-166 pp.177-182 |
| CPSY | 2013-10-03 10:45 |
千葉 | 幕張メッセ | ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計 ○佐藤真平・吉瀬謙二（東工大） CPSY2013-31 |
我々は，ハードウェアのRTL モデリングのための新しい言語として ArchHDL を提案している．ArchHDL は，ラ... [more] | CPSY2013-31 pp.1-6 |
| NLP | 2012-07-05 14:45 |
鹿児島 | 鹿児島県産業会館 | マルチエージェントシステムに基づく歩行者の流れのモデルに従うデジタル回路の設計 ○豊福貴士・三堀邦彦（拓殖大） NLP2012-43 |
近年、多くの研究者がセルオートマトンによる歩行者の流れのモデルの構築を試みている。そうしたモデルはマルチエージェントシス... [more] | NLP2012-43 pp.29-34 |
| ICD (ワークショップ) |
2010-08-16 - 2010-08-18 |
海外 | ホーチミン市百科大学 | Review of design methodology for pipelined CPU. Case study: trade-off between pipelined and non-pipelined Little Computer 3 ○Bui Minh Thanh・Hoang Trang・Ho Trung My（HCMUT） |
The review of design methodology for pipelined CPU is presen... [more] | |
| ITE-IDY, EID, IEIJ-SSL, IEE-EDD (共催) |
2010-01-28 13:55 |
福岡 | 九州大学(筑紫地区) | デバイスシミュレーションを用いた有機薄膜トランジスタSPICEモデルの作成・改良 ～ 接触抵抗の非線形性を考慮したモデリングについて ～ ○丸岡史人・服部励治（九大） EID2009-51 |
有機薄膜トランジスタ（OTFT）を含む回路をシミュレーションするためには、アモルファスシリコンや多結晶シリコン等で用いら... [more] | EID2009-51 pp.17-20 |
| CAS, NLP (共催) |
2009-09-24 17:00 |
広島 | 広島大学東千田キャンパス | ［招待講演］教育用・小規模組込みシステム用の超小型プロセッサと言語処理系 ○中野浩嗣（広島大） CAS2009-35 NLP2009-71 |
本論文では，TINYCPU (processor), TINYASM (assembler), and TINYC (c... [more] | CAS2009-35 NLP2009-71 pp.65-70 |
| RECONF | 2009-09-18 10:50 |
栃木 | 宇都宮大学 | An FPGA-based Tiny Processing System for Small Embedded System and Education ○Koji Nakano・Yasuaki Ito・Kensuke Kawakami・Koji Shigemoto（Hiroshima Univ） RECONF2009-32 |
本稿では，単純，スケーラブル，かつポータブルで，FPGAに 実装可能なTiny processing systemを提... [more] |
RECONF2009-32 pp.79-84 |
| DC | 2009-06-19 13:30 |
東京 | 機械振興会館 | ［招待講演］High-level Design for Test Tools & Industrial Design Flows ○Chouki Aktouf（DeFacTo） DC2009-14 |
[more] | DC2009-14 pp.25-28 |
| VLD, IPSJ-SLDM (共催) |
2008-05-08 14:45 |
兵庫 | 神戸大学 | プロトタイプ検証におけるシステムVerilogアサーションの検査回路生成 ○王 夢茹・木村晋二（早大） VLD2008-2 |
[more] | VLD2008-2 pp.7-12 |
| VLD, IPSJ-SLDM (共催) |
2008-05-08 15:10 |
兵庫 | 神戸大学 | 局所変数を含むアサーションに対するモデルチェッキングのためのチェッカ生成 竹内 翔・○浜口清治・垣内洋介・柏原敏伸（阪大） |
機能検証のための手段としてアサーションを用いたモデルチェッキングが注 目されている．SVAでは，アサーション中に局... [more] |
VLD2008-3 pp.13-18 |
| SIP, ICD, IE (共催) IPSJ-SLDM (併催) [詳細] |
2007-10-25 14:40 |
福島 | 会津東山温泉 くつろぎ宿(福島) 新滝別館（新しい建物）4階コンベンションホール | 超多重RFIDシステム設計のためのミックストシグナル・シミュレーション手法 ○郷地直樹（神戸大）・福水洋平（東工大）・永田 真（神戸大） SIP2007-118 ICD2007-107 IE2007-77 |
超多重RFID システムは，数千個のトランスポンダと単一リーダ間の通信をTS-CDMA に基づくアンチコリジョン技術によ... [more] | SIP2007-118 ICD2007-107 IE2007-77 pp.47-51 |
| CAS | 2005-01-21 15:30 |
石川 | 金沢大学 | アセンブリレベル合成法 ○尾形秀範・北川章夫（金沢大） |
マイクロプロセッサの実行コードから，論理合成可能なVerilogHDLコードを生成する手法を提案する．この手法を用いて作... [more] | CAS2004-78 pp.35-40 |
[研究会発表申込システムのトップページに戻る]