| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| DC | 2023-12-08 13:50 |
長崎 | アルカスSASEBO （ハイブリッド開催，主：現地開催，副：オンライン開催） |
組込み自己テストにおける両立可能故障集合を用いた複数ランダムパターンレジスタント故障のシード生成法 ○曽根隆暢・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）  DC2023-88 |
近年，超大規模集積回路の大規模化により，多量化したテストパターンをテスタに保存することは非現実的になっている．組込み自己... [more] | DC2023-88 pp.7-12 |
| DC | 2021-12-10 13:00 |
香川 | 国民宿舎小豆島（ふるさと荘交流センター） （ハイブリッド開催，主：現地開催，副：オンライン開催） |
低消費電力指向多重目標故障テスト生成法 ○三浦 怜・細川利典・山崎紘史（日大）・吉村正義（京都産大）・新井雅之（日大） DC2021-55 |
近年，超大規模集積回路の実速度テスト時におけるキャプチャ消費電力の増大に伴い，低消費電力指向テスト生成手法が提案されてい... [more] | DC2021-55 pp.1-6 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:50 |
広島 | サテライトキャンパスひろしま | 自動生成パターンの微小遅延故障検査用回路への適用性検討 ○谷口公貴・四柳浩之・橋爪正樹（徳島大） VLD2018-58 DC2018-44 |
集積回路の高集積化に伴い，回路内において微小遅延故障が顕在化している．微小遅延故障の検査手法として，TDC(Time-t... [more] | VLD2018-58 DC2018-44 pp.131-136 |
| EMCJ, EMD (共催) |
2015-07-10 13:25 |
東京 | 機械振興会館 | 影像原理を適用した近傍遠方変換による3m法及び10m法受信電圧の推定 ○栗原 弘・緑 雅貴（TDK） EMCJ2015-46 EMD2015-23 |
本報告では、30MHzから1GHzの周波数帯において，放射源にコムジェネレータを装着したスモールバイコニカルアンテナを選... [more] | EMCJ2015-46 EMD2015-23 pp.13-18 |
| DC | 2014-02-10 12:25 |
東京 | 機械振興会館 | メルセンヌ・ツイスタアルゴリズムにもとづいた効果的なテストパターン生成器の提案 ○里中沙矢香・岩田大志・山口賢一（奈良高専） DC2013-86 |
高い信頼性かつ低コストな出荷テストを行うために，BISTではテストパターン生成器としてLFSRが広く用いられている．しか... [more] | DC2013-86 pp.43-48 |
| DC | 2012-06-22 13:50 |
東京 | 機械振興会館 | 高信頼組込み自己テストのための耐故障テスト生成器に関する考察 ○深澤祐樹・岩垣 剛・市原英行・井上智生（広島市大） DC2012-11 |
BIST回路（テスト生成器や応答圧縮器など）の故障は， 被テスト回路に対するテスト実行結果の判定を誤らせる可能性があり... [more] |
DC2012-11 pp.15-20 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-29 16:25 |
福岡 | 九州大学医学部百年講堂 | 画像伸張回路を用いた組込みテスト生成に関する実験的考察 ○岩本由香・吉川祐樹・市原英行・井上智生（広島市大） VLD2010-63 DC2010-30 |
近年，LSIテスト手法の１つとして組込み自己テストが利用されている．組込み自己テストでは，LSI内部にテストベクトル系列... [more] | VLD2010-63 DC2010-30 pp.43-48 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-21 14:15 |
福岡 | 北九州国際会議場 | 種々の部分積加算構造に対応したテスト容易な乗算器の設計手法 ○鬼頭信貴・高木直史（名大） VLD2007-83 DC2007-38 |
テスト容易な乗算器の設計手法を示す． 乗算器の部分積加算部を3種類のブロックを組み合わせて設計する． ブロックの組み... [more] |
VLD2007-83 DC2007-38 pp.7-12 |
| VLD, DC, IPSJ-SLDM (共催) RECONF, CPSY, IPSJ-ARC (併催) [詳細] |
2006-11-28 16:35 |
福岡 | 北九州国際会議場 | 動的再構成可能なプロセッサの自己テストに関する考察 ○藤井昂志・市原英行・井上智生（広島市大） |
マルチコンテキスト型の動的再構成可能なプロセッサでは，1つのタスクの実行中に複数のコンテキストを切り替えることで高い面積... [more] | VLD2006-62 DC2006-49 pp.65-70 |
[研究会発表申込システムのトップページに戻る]