| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| SS | 2024-03-08 09:55 |
沖縄 | 石垣市健康福祉センター（沖縄） （ハイブリッド開催，主：現地開催，副：オンライン開催） |
Dockerイメージ管理におけるDockerfile Preprocessor採用プロジェクトの特徴調査に向けて ○馬渕 航・柏 祐太郎（奈良先端大）・藤原賢二（東京都市大）・平尾俊貴・飯田 元（奈良先端大）  SS2023-64 |
Dockerfileの開発においては， コンテナのベースとなるイメージやサービスのバージョン等の多様な利用形態を想定す... [more] |
SS2023-64 pp.91-96 |
| VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2023-11-15 14:40 |
熊本 | くまもと市民会館シアーズホーム夢ホール （ハイブリッド開催，主：現地開催，副：オンライン開催） |
183.4nJ/推論, 152.8µWで常時オン動作する35音声コマンド認識応用向けのシングルチップ布線論理型DNNプロセッサ ○澄川玲維・小菅敦丈・濱田基嗣・黒田忠広（東大） VLD2023-39 ICD2023-47 DC2023-46 RECONF2023-42 |
グーグルスピーチコマンドデータセットに含まれる35個全ての音声コマンドを認識できる、183.4nJ/推論のシングルチップ... [more] | VLD2023-39 ICD2023-47 DC2023-46 RECONF2023-42 pp.54-59 |
| RECONF | 2023-08-04 15:35 |
北海道 | 函館アリーナ （ハイブリッド開催，主：現地開催，副：オンライン開催） |
データ転送効率に優れたメニーコア実装を目指したRISC-V ISAの拡張に関する研究 ○西村 将・譚 煜希・山口佳樹（筑波大） RECONF2023-16 |
メニーコアプロセッサにおいて，演算器の利用効率とユーザビリティ両立の困難，メモリ帯域幅の不足は主要な課題である．我々はこ... [more] | RECONF2023-16 pp.13-18 |
| RECONF, VLD, CPSY (共催) IPSJ-ARC, IPSJ-SLDM (共催) (連催) [詳細] |
2022-01-24 14:50 |
ONLINE | オンライン開催 | 仮想エンジンアーキテクチャにおけるRISC-V同時マルチスレッディング(SMT)コアの実現 ○田中秀太朗・田中友章・長岡慶太・東 良輔（東京農工大）・関部 勉・高田周一（ArchiTek）・中條拓伯（東京農工大） VLD2021-57 CPSY2021-26 RECONF2021-65 |
異なる目的に特化したエンジンを複数種類搭載し動作するヘテロジニアス構成の仮想エンジンアーキテクチャ上で，同時マルチスレッ... [more] | VLD2021-57 CPSY2021-26 RECONF2021-65 pp.43-48 |
| HWS, VLD (共催) [詳細] |
2021-03-04 09:30 |
ONLINE | オンライン開催 | 低消費エネルギーな組み込みマルチコアプロセッサの設計空間探索 ○小名木さゆり・原 祐子（東工大） VLD2020-79 HWS2020-54 |
IoT向けのエッジ端末には，小型，低消費エネルギー，設計コスト削減が求められる．本研究では，単一命令セットコンピュータか... [more] | VLD2020-79 HWS2020-54 pp.61-66 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:30 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装 ○三浦順也・宮崎広夢・吉瀬謙二（東工大） VLD2019-72 CPSY2019-70 RECONF2019-62 |
RISC-Vはカリフォルニア大学バークレー校で開発された命令セットアーキテクチャであり，RISC-Vを使用したプロセッサ... [more] | VLD2019-72 CPSY2019-70 RECONF2019-62 pp.117-122 |
| RECONF | 2019-05-09 12:35 |
東京 | 東工大蔵前会館 | RISC-Vソフトプロセッサの効率的な命令フェッチアーキテクチャ ○宮崎広夢・三浦順也・吉瀬謙二（東工大） RECONF2019-1 |
我々は，FPGA向けのパイプライン処理を行うコスト性能比の良いRISC-Vスカラプロセッサの開発を目指している．本稿では... [more] | RECONF2019-1 pp.1-6 |
| CPSY, IPSJ-ARC (連催) DC (併催) [詳細] |
2018-07-30 14:30 |
熊本 | 熊本市国際交流会館 | 10G Ethernet向けデータパス拡張を適用したRISC-Vプロセッサの提案と実装 ○矢内洋祐・松谷健史・空閑洋平・徳差雄太・村井 純（慶大） CPSY2018-15 |
本論文では，パケット処理を目的とした1024bit幅のデータパスを持ったプロセッサを提案する．Intel DPDKを代表... [more] | CPSY2018-15 pp.33-38 |
| VLD, HWS (併催) |
2018-02-28 15:25 |
沖縄 | 沖縄県青年会館 | Full-HD 60-fps実時間オプティカルフロー推定プロセッサのアーキテクチャ設計 ○神田哲志（日大）・今村幸祐・松田吉雄（金沢大）・松村哲哉（日大） VLD2017-99 |
本稿では，Full-HD 60-fps実時間オプティカルフロープロセッサのアーキテクチャ設計について報告する．このプロセ... [more] | VLD2017-99 pp.61-66 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-08 12:55 |
熊本 | くまもと県民交流館パレア | マルチコアプロセッサの効率的な設計検証に向けたプロセッサシミュレータの並列化 ○萱室高樹・佐々木敬泰・深澤祐樹・近藤利夫（三重大） CPSY2017-45 |
一般にプロセッサ設計では，HDLシミュレーションを用いて設計，動作検証を行うが高速ではない． これは，C++ベースの高... [more] |
CPSY2017-45 pp.53-58 |
| NS | 2017-10-26 14:55 |
大阪 | 大阪府立大学 I-siteなんば | ［ポスター講演］低遅延ネットワークアーキテクチャの近似解析の初期検討 ○木村武志（北大）・クリッティン インタラウィジット（東工大）・飯田勝吉・高井昌彰（北大） NS2017-104 |
現在一般的となっているクラウドコンピューティングは要求される遅延制約をデータセンタとユーザ端末の地理的距離の大きさ故に満... [more] | NS2017-104 pp.69-71 |
| ICD | 2017-04-21 09:35 |
東京 | 機械振興会館 | ［依頼講演］不揮発性SRAMのアーキテクチャとエネルギー性能 ○北形大樹・周藤悠介・山本修一郎・菅原 聡（東工大） ICD2017-10 |
マイクロプロセッサやSoCの待機時電力を高効率に削減できる不揮発記憶を利用したパワーゲーティング(NVPG)に必要となる... [more] | ICD2017-10 pp.51-56 |
| SIS | 2017-03-03 10:40 |
神奈川 | 神奈川工大横浜サテライト | 産業用無線LANシステムにおけるマルチプロセッサSoCを用いたリアルタイム性に関する一検討 ○松永優士・浜田 允・坂元恭士郎・釣田真琴・上井竜己・長尾勇平・黒崎正行・尾知 博（九工大） SIS2016-57 |
本研究では，ファクトリーオートメーションにおいて産業用ロボット制御のために用いられる，産業用無線LANシステムについて述... [more] | SIS2016-57 pp.87-90 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM, IPSJ-ARC (共催) (連催) [詳細] |
2017-01-24 17:20 |
神奈川 | 慶大日吉キャンパス | 新しい剰余SD数加算アルゴリズムとRSA暗号処理への応用 ○石川和誠・田中勇樹・魏 書剛（群馬大） VLD2016-92 CPSY2016-128 RECONF2016-73 |
本研究では，長い語長を有する剰余算術演算のため，SD(Signed-Digit)数を用いた新しい剰余加算アルゴリズムを提... [more] | VLD2016-92 CPSY2016-128 RECONF2016-73 pp.147-152 |
| ICD, CPSY (共催) |
2016-12-15 15:30 |
東京 | 東京工業大学 | ［ポスター講演］ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価 ○肥田 格・高前田伸也・池辺将之・本村真人・浅井哲也（北大） ICD2016-60 CPSY2016-66 |
分岐予測器の予測精度は,マイクロプロセッサの電力効率を左右する主要因の一つである.本研究では,統計的機械学習を利用した識... [more] | ICD2016-60 CPSY2016-66 p.39 |
| ICD, CPSY (共催) |
2016-12-16 14:20 |
東京 | 東京工業大学 | ［招待講演］トリリオンセンサユニバースを実現するデータ駆動プロセッサ ○西川博昭（筑波大） ICD2016-96 CPSY2016-102 |
トリリオンセンサユニバースの実現をめざしたデータ駆動プロセッサを紹介する。このプロセッサは、並列処理の表現と実行に関する... [more] | ICD2016-96 CPSY2016-102 pp.139-144 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 14:10 |
長崎 | 長崎県勤労福祉会館 | CSMA/CDバスとD-TDMAバスを併用したワイヤレス3次元バスアーキテクチャ ○松村 剛（慶大）・鯉渕道紘（NII）・天野英晴・松谷宏紀（慶大） CPSY2015-69 |
チップ設計コストの増大に伴い、アプリケーションに応じたチップファミリーの設計が難しくなったため、3 次元IC が注目され... [more] | CPSY2015-69 pp.45-50 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 13:45 |
長崎 | 長崎県勤労福祉会館 | ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり ○佐藤 剛・安藤友樹・高田広章・本田晋也・松原 豊（名大） VLD2015-73 DC2015-69 |
本論文では, ARMアーキテクチャにおけるアプリケーション実行時間を高速かつ高精度に予測する手法について述べる. 組... [more] |
VLD2015-73 DC2015-69 pp.231-236 |
| R | 2015-10-16 11:00 |
福岡 | 九州工業大学サテライトキャンパス | Irregularity Countermeasures in Massively Parallel BigData Processors ○Marat Zhanikeev（Kyutech） R2015-53 |
The term Massively Parallel BigData Processor names a recent... [more] | R2015-53 pp.7-14 |
| CPSY, IPSJ-ARC (連催) DC (併催) [詳細] |
2015-08-04 10:00 |
大分 | ビーコンプラザ(別府) | Design Space Exploration of Computational Photography Accelerator ○Yuttakon Yuttakonkit・Tran Thi Hong・Shinya Takamaeda・Yasuhiko Nakashima（NAIST） CPSY2015-17 |
[more] | CPSY2015-17 pp.7-12 |
[研究会発表申込システムのトップページに戻る]