お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 12件中 1~12件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
DC 2021-02-05
10:30
ONLINE オンライン開催 FPGAの配線遅延の影響を考慮した製造ばらつき測定方法の検討
堤 信吾三浦幸也都立大DC2020-69
FPGAとはユーザが任意の論理機能を実装できるLSIである.FPGAにおいても製造ばらつきが問題になってきており,これを... [more] DC2020-69
pp.1-6
DC 2021-02-05
10:55
ONLINE オンライン開催 ランダムばらつきを考慮した電力サイドチャネルの学習によるハードウェアトロイ回路の検出手法
井上美智子Riaz-Ul-Haque Mian奈良先端大DC2020-70
サプライチェーンのグローバル化,複雑化により半導体集積回路へのハードウェアトロイ回路の混入が懸念されてる.
本稿では,... [more]
DC2020-70
pp.7-11
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-26
15:10
大分 ビーコンプラザ(別府国際コンベンションセンター) HDRアーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法
井川昂輝阿部晋矢柳澤政生戸川 望早大VLD2014-86 DC2014-40
半導体プロセスの継続的な微細化により,製造ばらつきや配線遅延がLSI設計に与える影響が増加している.これらに対し,製造ば... [more] VLD2014-86 DC2014-40
pp.105-110
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-28
16:00
大分 ビーコンプラザ(別府国際コンベンションセンター) 遅延ばらつき許容量を最適化するRDRアーキテクチャ向け高位合成手法
萩尾勇太柳澤政生戸川 望早大VLD2014-103 DC2014-57
本稿では,遅延ばらつきの許容量を調整でき,なおかつレイテンシが増大しない範囲内で遅延ばらつき許容量を最大化するRDRアー... [more] VLD2014-103 DC2014-57
pp.209-214
IE, ICD, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2013-10-08
09:00
青森 弘前大学 コラボ弘大 製造後遅延調整機能を持つRDRアーキテクチャ向け高位合成手法の評価
萩尾勇太柳澤政生戸川 望早大VLD2013-54 ICD2013-78 IE2013-54
LSIの微細加工技術の進歩により配線遅延の拡大や製造時の遅延ばらつきによるタイミング違反が問題となっている.
とりわけ... [more]
VLD2013-54 ICD2013-78 IE2013-54
pp.41-46
NS 2012-05-18
11:15
東京 国立情報学研究所 パケット処理遅延揺らぎとタイマ粒度を考慮した遅延計測によるリンク使用率推定法
伊賀井清史大木英司電通大NS2012-28
本論文では,遅延処理の揺らぎとタイマー粒度を考慮したリンク使用率の上限値推定法を提案する.既存のRTT(Round-Tr... [more] NS2012-28
pp.63-68
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2011-11-30
10:55
宮崎 ニューウェルシティ宮崎 VLSIの製造バラつきと経年劣化を考慮したアダプティブフィールドテストにおけるパス選択法に関する考察
柏崎智史細川利典日大)・吉村正義九大VLD2011-85 DC2011-61
近年,製造テストで正常VLSIと判定されるが,出荷後の使用環境で経年劣化の結果,出荷時の遅延時間に対して微小な遅延が発生... [more] VLD2011-85 DC2011-61
pp.191-195
DC 2011-06-24
14:00
東京 機械振興会館 VLSIの製造バラつきと経年劣化を考慮したアダプティブフィールドテストにおけるパス選択結果における一考察
柏崎智史細川利典日大)・吉村正義九大DC2011-10
近年,製造テストで正常VLSIと判定されるが,出荷後の使用環境で経年劣化の結果,出荷時の遅延時間に対して微小な遅延が発生... [more] DC2011-10
pp.11-16
DC 2011-02-14
11:00
東京 機械振興会館 製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析
柏崎智史細川利典日大)・吉村正義九大DC2010-61
近年,製造テストで正常VLSIと判定され,出荷後のフィールド上で経年劣化の結果微小な遅延が発生し,不良VLSIとなるもの... [more] DC2010-61
pp.13-19
CS, IN, NS
(併催)
2008-09-11
10:00
宮城 東北大学 プロキシキャッシュサイトのあるウェブサーバシステムの性能解析法 ~ 拡散過程によるモデル化と解析 ~
高橋敬隆早大)・四方義昭尚美学園大IN2008-43
リアルタイム性を必要とするインターネットコマースにおいては,ウェブサーバへのアクセス応答遅延時間を評価・予測することが重... [more] IN2008-43
pp.1-6
DC, CPSY
(共催)
2008-04-23
11:00
東京 東大・武田ホール パッシブWABの改良による低コストなレジスタ書き込みエラー検出手法
入江英嗣杉本 健塩谷亮太東大)・渡辺憲一日立)・五島正裕坂井修一東大CPSY2008-3 DC2008-3
近年のプロセッサでは, 製造ばらつきや動作時の温度ばらつきの激化により, 最悪値を想定したマージンを見込んで設計すること... [more] CPSY2008-3 DC2008-3
pp.13-18
ICD, SDM
(共催)
2006-08-17
09:55
北海道 北海道大学 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用
岡野 廣塩田哲義川辺幸仁富士通研)・柴本 亘富士通)・橋本鉄太郎井上淳樹富士通研
マルチVth CMOSを使用したSOCの低電力化手法を開発した。プロセスばらつきセンサと、静的タイミング解析結果を用いて... [more] SDM2006-127 ICD2006-81
pp.13-18
 12件中 1~12件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会