| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| SCE | 2019-01-23 13:30 |
東京 | 機械振興会館 | 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた30GHzデータパスの開発 ○長岡一起（名大）・畑中湧貴（三菱電機）・松井裕一（名大）・石田浩貴（九大）・田中雅光・佐野京佑・山下太郎（名大）・小野貴継・井上弘士（九大）・藤巻 朗（名大）  SCE2018-30 |
我々はCMOSマイクロプロセッサを凌駕する高スループットを実現することを目的として、単一磁束量子（SFQ）マイクロプロセ... [more] | SCE2018-30 pp.29-34 |
| SCE | 2017-08-09 14:35 |
愛知 | 名古屋大学(東山キャンパス) | 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた要素回路設計 ○畑中湧貴・松井裕一・田中雅光・佐野京佑・藤巻 朗（名大）・石田浩貴・小野貴継・井上弘士（九大） SCE2017-17 |
我々は CMOS マイクロプロセッサの性能を凌駕することを最終目的とし、高スループットな単一磁束 量子（RSFQ）マイク... [more] | SCE2017-17 pp.37-42 |
| ICD, CPSY (共催) |
2016-12-16 14:20 |
東京 | 東京工業大学 | ［招待講演］トリリオンセンサユニバースを実現するデータ駆動プロセッサ ○西川博昭（筑波大） ICD2016-96 CPSY2016-102 |
トリリオンセンサユニバースの実現をめざしたデータ駆動プロセッサを紹介する。このプロセッサは、並列処理の表現と実行に関する... [more] | ICD2016-96 CPSY2016-102 pp.139-144 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 13:45 |
長崎 | 長崎県勤労福祉会館 | ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり ○佐藤 剛・安藤友樹・高田広章・本田晋也・松原 豊（名大） VLD2015-73 DC2015-69 |
本論文では, ARMアーキテクチャにおけるアプリケーション実行時間を高速かつ高精度に予測する手法について述べる. 組... [more] |
VLD2015-73 DC2015-69 pp.231-236 |
| SAT | 2015-10-07 09:10 |
大阪 | 阪大中之島センター | A system performance study on reducing power consumption of DBF/channelizer for communication satellite ○Teruaki Orikasa・Amane Miura（NICT）・Naoki Kobayashi（NEC Space Technologies）・Shinji Senba（AXIS） SAT2015-26 |
[more] | SAT2015-26 pp.1-6 |
| WBS, SAT (併催) |
2015-05-28 13:25 |
東京 | 東京都市大学世田谷キャンパス | 衛星搭載DBF/チャネライザの消費電力低減化の検討 ○織笠光明・三浦 周（NICT）・小林直樹（NEC東芝スペースシステム）・仙波新司（AXIS） SAT2015-2 |
筆者らは衛星搭載目的としてDBF/チャネライザを開発してきた．ここでは機器の低消費電力化について，DBF処理部の箇所を一... [more] | SAT2015-2 pp.7-12 |
| CPSY, DC (共催) IPSJ-EMB, IPSJ-SLDM (共催) (連催) [詳細] |
2015-03-06 15:40 |
鹿児島 | 奄美市社会福祉協議会 会議室（2F・４F） | 機器への組込み容易なソフトマクロプロセッサの開発 ○杉山智之・佐々木敬泰・近藤利夫（三重大） CPSY2014-168 DC2014-94 |
近年，組込みシステムでは高性能化に伴う消費電力の増加が問題となっている．組込み分野では，性能や電力だけでなく耐故障性や小... [more] | CPSY2014-168 DC2014-94 pp.37-42 |
| CPSY | 2014-11-13 15:30 |
広島 | 広島大学 | 機能ユニットの使用頻度に基づくパイプラインステージ統合の管理機構 ○田中勇気・中野秀洋・宮内 新（東京都市大） CPSY2014-60 |
本稿では，パイプライン段数を動的に変化させることで省電力化を図る，パイプラインステージ統合（PSU）の管理機構について考... [more] | CPSY2014-60 pp.37-42 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-01-29 10:25 |
神奈川 | 慶応義塾大学 日吉キャンパス | 動的再構成プロセッサMuCCRA-4 の実装 ○片桐 徹・天野英晴（慶大） VLD2013-122 CPSY2013-93 RECONF2013-76 |
動的再構成プロセッサ(DRPA:Dynamically Reconfigurable Processor Array) ... [more] |
VLD2013-122 CPSY2013-93 RECONF2013-76 pp.119-124 |
| DC, CPSY (併催) |
2013-08-02 17:00 |
福岡 | 北九州国際会議場 | FabScalar を用いた可変段数パイプライン構造を有するスーパスカラプロセッサの詳細設計 中林智之・○三好聖二・佐々木敬泰・近藤利夫（三重大） CPSY2013-27 |
近年，コンピュータの消費電力の増大が問題となり，プロセッサに高性能と低消費電力の両立が要求されている． 我々は，高性能と... [more] | CPSY2013-27 pp.103-108 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-29 13:50 |
宮崎 | ニューウェルシティ宮崎 | 可変パイプライン段数アーキテクチャへのパワーゲーティング適用による低消費エネルギー効果の評価 ○田中将輝・佐々木敬泰・中林智之・大野和彦・近藤利夫（三重大） CPSY2011-45 |
近年，モバイルコンピューティングの分野ではプロセッサの消費電力の増大が問題となっており，低消費エネルギーと高性能の両立が... [more] | CPSY2011-45 pp.15-20 |
| ICD (ワークショップ) |
2010-08-16 - 2010-08-18 |
海外 | ホーチミン市百科大学 | Review of design methodology for pipelined CPU. Case study: trade-off between pipelined and non-pipelined Little Computer 3 ○Bui Minh Thanh・Hoang Trang・Ho Trung My（HCMUT） |
The review of design methodology for pipelined CPU is presen... [more] | |
| SIP, CAS, CS (共催) |
2010-03-02 13:45 |
沖縄 | 宮古島 ブリーズベイマリーナ | ［ポスター講演］動的可変パイプライン方式の提案とプロセッサの低消費電力化への応用 ○大木将史・杉野暢彦（東工大） CAS2009-120 SIP2009-165 CS2009-115 |
パイプラインステージをプロセッサの負荷に応じて動的に結合するパイプライン方式を提案する．既存のDVFS （Dynamic... [more] | CAS2009-120 SIP2009-165 CS2009-115 pp.237-238 |
| CPSY, DC (併催) |
2009-08-04 - 2009-08-05 |
宮城 | フォレスト仙台 | Pipelined Multithreading with Clustered Communication on Commodity Multi-Core Processors ○*Yuanming Zhang・Kanemitsu Ootsu・Takashi Yokota・Takanobu Baba（Utsunomiya Univ.） CPSY2009-26 |
[more] | CPSY2009-26 pp.97-102 |
| VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 17:25 |
神奈川 | 慶応義塾大学(日吉) | アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法 ○渡辺隆行・戸川 望・柳澤政生・大附辰夫（早大） VLD2008-108 CPSY2008-70 RECONF2008-72 |
組み込みシステム向けのプロセッサに採用されるアプリケーションプロセッサには，低面積，高性能に加え，高い設計生産性が要求さ... [more] | VLD2008-108 CPSY2008-70 RECONF2008-72 pp.99-104 |
| PN, NS (併催) |
2008-12-19 12:05 |
兵庫 | 神戸大学 | 640Gbit/s/port光パケットスイッチプロトタイプの開発 ○古川英昭・和田尚也・原井洋明・竹澤永訓（NICT）・梨本恵一（エピフォトニクス）・宮崎哲弥（NICT） PN2008-41 |
我々はこれまでに，光ラベル処理，光バッファリング機能を備えた160 Gbit/s/port光パケットスイッチプロトタイプ... [more] | PN2008-41 pp.53-58 |
| CPSY | 2008-10-31 15:00 |
広島 | 広島市立大学 | 可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計 ○中林智之・佐々木敬泰・大野和彦・近藤利夫（三重大） CPSY2008-34 |
近年，モバイル端末等の高性能化に伴う消費電力の増加が問題となっており，低 消費エネルギーと高性能の両立が要求されてい... [more] |
CPSY2008-34 pp.29-34 |
| VLD, ICD (共催) |
2008-03-07 09:40 |
沖縄 | 沖縄県男女共同参画センター | 実行段の多機能ウェーブ化によるマルチメディア機能強化 ○野田一訓・横山温子・武田宏樹・深瀬政秋・佐藤友暁（弘前大） VLD2007-157 ICD2007-180 |
ユビキタスネットワークへの貢献を目的として我々が開発してきたマルチメディアモバイルプロセッサHCgorillaは, Ja... [more] | VLD2007-157 ICD2007-180 pp.7-12 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-21 16:35 |
福岡 | 北九州国際会議場 | パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価 ○木村勉也・小林良太郎・島田俊夫（名大） RECONF2007-42 |
本論文では，クロック周波数を制御し，パイプラインステージを統合することで消費電力を削減するパイプラインステージ統合(PS... [more] | RECONF2007-42 pp.37-42 |
| ICD, IPSJ-ARC (共催) |
2007-06-01 11:00 |
神奈川 | 株式会社富士通研究所 岡田記念ホール | Design Techniques of Wave Pipelines Masa-aki Fukase・○Tomoaki Sato（Hirosaki Univ.） ICD2007-28 |
In order to improve rather complicated design and testing me... [more] | ICD2007-28 pp.67-72 |
[研究会発表申込システムのトップページに戻る]