| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| RECONF, VLD (共催) |
2024-01-29 14:40 |
神奈川 | 新川崎 創造のもり AIRBIC 会議室1～4 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション ○今川隆司（明大）・小山雄輝・小林和淑（京都工繊大）・三好健文（キュエル）  VLD2023-85 RECONF2023-88 |
我々は，大規模汎用量子コンピュータの実現を目標に，極低温下で動作する信号処理ASICの開発を進めており，現在は，常温環境... [more] | VLD2023-85 RECONF2023-88 pp.31-34 |
| HWS | 2023-04-14 16:10 |
大分 | 湯布院公民館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
動的情報フロー追跡によるハードウェアトロジャン検出支援システムの提案 ○伊沢亮一・金谷延幸・井上大介（NICT） HWS2023-7 |
本稿ではハードウェアトロジャン検出支援システムを提案する．検出対象としてHDL（Hardware Description... [more] | HWS2023-7 pp.26-31 |
| VLD, HWS (共催) [詳細] |
2022-03-08 11:25 |
ONLINE | オンライン開催 | HDLコードに対するSMTソルバを用いた入力パターン自動生成に関する検討 ○伊沢亮一・金谷延幸・藤原吉唯・竹久達也・丑丸逸人・有末 大・牧田大佑・三村聡志・井上大介（NICT） VLD2021-95 HWS2021-72 |
本研究の目的はHDL（Hardware Description Language）コードのシミュレーション時，検査対象モ... [more] | VLD2021-95 HWS2021-72 pp.105-110 |
| CAS, ICTSSL (共催) |
2021-01-28 17:15 |
ONLINE | オンライン開催 | Rubyを基にしたハードウェア記述言語“HDLRuby”によるニューラルネットワークのハードウェア実装に関する検討 ○酒井凌大・前原祐生・ゴーチェ ロヴィック（有明高専） CAS2020-53 ICTSSL2020-38 |
近年，ニューラルネットワークアクセラレータとして，CPUやGPUベースの実装と比較してレイテンシや消費電力あたりの性能が... [more] | CAS2020-53 ICTSSL2020-38 pp.79-84 |
| CAS, ICTSSL (共催) |
2021-01-28 17:35 |
ONLINE | オンライン開催 | HDLRubyによるハードウェアへの長・短期記憶の実装に関する検討 ○前原祐生・酒井凌大・ゴーチェ ロヴィック（有明高専） CAS2020-54 ICTSSL2020-39 |
近年，多くのグローバル企業が自動運転や自動音声言語認識などのAI や機械学習の分野にFPGAの適用が試みられている．本研... [more] | CAS2020-54 ICTSSL2020-39 pp.85-90 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:30 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装 ○三浦順也・宮崎広夢・吉瀬謙二（東工大） VLD2019-72 CPSY2019-70 RECONF2019-62 |
RISC-Vはカリフォルニア大学バークレー校で開発された命令セットアーキテクチャであり，RISC-Vを使用したプロセッサ... [more] | VLD2019-72 CPSY2019-70 RECONF2019-62 pp.117-122 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:55 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 5段パイプラインのRISC-Vソフトプロセッサの設計と実装 ○宮崎広夢・金森拓斗・Md Ashraful Islam・吉瀬謙二（東工大） VLD2019-73 CPSY2019-71 RECONF2019-63 |
本稿では，RISC-Vの基本命令セットであるRV32IをサポートするFPGA向けに最適化された5段パイプラインのRISC... [more] | VLD2019-73 CPSY2019-71 RECONF2019-63 pp.123-128 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 09:00 |
広島 | サテライトキャンパスひろしま | Resources Utilization of Fine-grained Overlay Architecture ○Theingi Myint（Kumamoto）・Qian Zhao（Kyutech）・Motoki Amagasaki・Masahiro Iida・Toshinori Sueyoshi（Kumamoto） RECONF2018-37 |
[more] | RECONF2018-37 pp.15-20 |
| SCE | 2018-10-11 10:50 |
宮城 | 東北大学・電気通信研究所 | Investigation of Multi-Phase Timing Windows for Adiabatic Quantum-Flux-Parametron Logic ○Christopher Ayala・Olivia Chen・Naoki Takeuchi・Yuki Yamanashi・Nobuyuki Yoshikawa（Yokohama National Univ.） SCE2018-23 |
[more] | SCE2018-23 pp.37-40 |
| SANE | 2016-06-24 13:50 |
茨城 | JAXAつくば宇宙センター | 高位合成による探査機搭載画像処理アルゴリズムのFPGA化スキーム ○石田貴行（JAXA）・狩谷和季（総研大）・福田盛介（JAXA）・木下智雄・梶原邦弘（ソリトンシステムズ） SANE2016-15 |
近年，宇宙機搭載用のアルゴリズムは複雑化しており，高位合成を用いることによるハードウェア設計期間の短縮化が求められている... [more] | SANE2016-15 pp.31-36 |
| VLD | 2016-02-29 15:25 |
沖縄 | 沖縄県青年会館 | マルチパラダイム型高水準ハードウェア設計環境の検討 ○高前田伸也（奈良先端大） VLD2015-115 |
ハードウェア設計のための言語とパラダイムは，その目的に応じて使い分けることが重要である．本研究では，幅広い用途に適用可能... [more] | VLD2015-115 pp.25-30 |
| NC, NLP (併催) |
2016-01-28 15:00 |
福岡 | 九州工業大学 若松キャンパス | ハードウェア指文字認識システム用オフチップ学習アルゴリズム ○玉置将幸・肥川宏臣（関西大） NC2015-57 |
本論文では，オフチップ学習における特徴ベクトルの摂動付加によるハードウェア指文字認識システムの 認識性能の改善について... [more] |
NC2015-57 pp.7-12 |
| SCE | 2015-08-05 10:00 |
神奈川 | 横浜国立大学 | Design of an Extremely Energy-Efficient Hardware Algorithm Using Adiabatic Superconductor Logic and Its Digital Modeling Approach ○Qiuyun Xu・Christopher L. Ayala・Naoki Takeuchi・Thomas Ortlepp・Yuki Yamanashi・Nobuyuki Yoshikawa（Yohohama Natl. Univ.） SCE2015-16 |
[more] | SCE2015-16 pp.47-51 |
| CPSY, DC (併催) |
2014-07-29 09:25 |
新潟 | 朱鷺メッセ 新潟コンベンションセンター | 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価 ○森 悠・吉瀬謙二（東工大） CPSY2014-18 |
プロセッサのシングルスレッド性能向上の限界や半導体の集積技術向上を受けて， 1つのチップに多数のプロセッサコアを搭載す... [more] |
CPSY2014-18 pp.49-54 |
| VLD | 2014-03-05 15:45 |
沖縄 | 沖縄県青年会館 | VerilogHDLによるハードウェア設計への記号モデル検査の適用事例 ○横川智教・東山大地（岡山県立大）・近藤真史（川崎医療福祉大）・佐藤洋一郎・有本和民（岡山県立大） VLD2013-166 |
従来のランダムテストによるIP検証では，検証の網羅性を保証することが極めて困難であることから，モデル検査による形式的検証... [more] | VLD2013-166 pp.177-182 |
| CPSY | 2013-10-03 10:45 |
千葉 | 幕張メッセ | ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計 ○佐藤真平・吉瀬謙二（東工大） CPSY2013-31 |
我々は，ハードウェアのRTL モデリングのための新しい言語として ArchHDL を提案している．ArchHDL は，ラ... [more] | CPSY2013-31 pp.1-6 |
| NLP | 2012-07-05 14:45 |
鹿児島 | 鹿児島県産業会館 | マルチエージェントシステムに基づく歩行者の流れのモデルに従うデジタル回路の設計 ○豊福貴士・三堀邦彦（拓殖大） NLP2012-43 |
近年、多くの研究者がセルオートマトンによる歩行者の流れのモデルの構築を試みている。そうしたモデルはマルチエージェントシス... [more] | NLP2012-43 pp.29-34 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-30 14:15 |
福岡 | 九州大学医学部百年講堂 | An FPGA Implementation of CRC Slicing-by-N algorithms ○Amila Akagic・Hideharu Amano（Keio Univ.） RECONF2010-42 |
Cyclic Redundancy Check (CRC) is an error detection scheme t... [more] | RECONF2010-42 pp.19-24 |
| VLD, CPSY, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2010-01-26 13:55 |
神奈川 | 慶應義塾大学日吉キャンパス | Computer Aided Detection System Implementation for recognize cancer in Mammograms over a FPGA ○Yessica Suarez Henandez（IPN/Univ. of Electro-Comm.）・Sayaka Akioka・Tsutomu Yoshinaga・Volodymyr Ponomaryov・Gonzalo Duchen Sanchez（Univ. of Electro-Comm.） VLD2009-77 CPSY2009-59 RECONF2009-62 |
A Computer Aided Detection, CAD, system was implemented usin... [more] | VLD2009-77 CPSY2009-59 RECONF2009-62 pp.47-52 |
| CAS, NLP (共催) |
2009-09-24 17:00 |
広島 | 広島大学東千田キャンパス | ［招待講演］教育用・小規模組込みシステム用の超小型プロセッサと言語処理系 ○中野浩嗣（広島大） CAS2009-35 NLP2009-71 |
本論文では，TINYCPU (processor), TINYASM (assembler), and TINYC (c... [more] | CAS2009-35 NLP2009-71 pp.65-70 |
[研究会発表申込システムのトップページに戻る]