| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| HWS, VLD (共催) |
2019-02-27 15:20 |
沖縄 | 沖縄県青年会館 | 一般同期方式における低電力化のための多電源回路の設計フロー ○青木誠孝・小平行秀（会津大）  VLD2018-102 HWS2018-65 |
クロックを各記憶素子に同時に分配することを前提としない一般同期方式では，物理遅延を従来のクロック同期方式である完全同期方... [more] | VLD2018-102 HWS2018-65 pp.55-60 |
| VLD, HWS (併催) |
2018-03-01 13:00 |
沖縄 | 沖縄県青年会館 | 一般同期回路における遅延挿入に対するグラフ縮小技法の評価 ○新井祐樹・築山修治（中大） VLD2017-110 |
一般同期回路では，最小遅延を持つ経路上に適切な遅延を挿入することにより，クロックの動作周期をクリティカル遅延より小さくす... [more] | VLD2017-110 pp.127-132 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 13:35 |
大阪 | 立命館大学大阪いばらきキャンパス | Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー ○寺田万理・増子 駿・小平行秀（会津大） VLD2016-48 DC2016-42 |
近年，様々な分野でFPGAでの回路実装が用いられている．これまでに，より高速な回路を実現するために，クロック信号を各レジ... [more] | VLD2016-48 DC2016-42 pp.25-30 |
| VLD | 2016-03-02 11:20 |
沖縄 | 沖縄県青年会館 | Altera FPGAのための一般同期方式における部分変更機能による高速化手法 ○増子 駿・大場琢也・小平行秀（会津大） VLD2015-137 |
近年，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，同じプロセスで回路を実装し... [more] | VLD2015-137 pp.149-154 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 11:10 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法 ○川口純樹・小平行秀（会津大） VLD2014-83 DC2014-37 |
従来のクロックの同時分配を前提とする完全同期方式に対し，異なるタイミングでのクロック分配を許容する一般同期方式を採用する... [more] | VLD2014-83 DC2014-37 pp.87-92 |
| VLD | 2014-03-05 16:10 |
沖縄 | 沖縄県青年会館 | マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装 ○増井達哉・小平行秀（会津大） VLD2013-167 |
現在，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，一般的には，FPGAに実装... [more] | VLD2013-167 pp.183-188 |
| VLD | 2009-03-11 16:15 |
沖縄 | 沖縄県男女共同参画センター | クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法 ○谷 修平・小平行秀・高橋篤司（東工大） VLD2008-135 |
従来のクロックの同時分配を前提とする完全同期方式の下で合成された論理回路に対し，クロック分配回路を一般同期化することで回... [more] | VLD2008-135 pp.53-58 |
[研究会発表申込システムのトップページに戻る]