| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| HWS | 2018-04-13 13:55 |
福岡 | 九州大学医学部 百年講堂 | パイプライン型剰余乗算器を用いたペアリング計算器のFPGA実装による消費エネルギー評価 長浜佑介・藤本大介・○坂本純一・松本 勉（横浜国大）  HWS2018-5 |
ペアリング計算を行う専用ハードウェアのFPGA 実装に関する公表論文においては，消費エネルギーでの観点からの考察があまり... [more] | HWS2018-5 pp.23-28 |
| IT, ISEC, WBS (共催) |
2016-03-10 14:30 |
東京 | 電気通信大学 | 254ビット素数の自乗を位数とする有限体乗算器を32ビット単位パイプライン化モンゴメリ乗算を用いて構成するアーキテクチャ ○長浜佑介・藤本大介・松本 勉（横浜国大） IT2015-116 ISEC2015-75 WBS2015-99 |
高機能暗号を構成するためのひとつの要素として，ペアリングがある．126ビットセキュリティレベル程度のペアリングは，埋め込... [more] | IT2015-116 ISEC2015-75 WBS2015-99 pp.95-100 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-27 16:50 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 最適なワードサイズを持つアクセラレータによる有限体演算の高速化 ○岩崎亜衣子・柴田裕一郎・小栗 清・原澤隆一（長崎大） RECONF2014-44 |
本稿では楕円曲線暗号の分野で使われる有限体の演算を高速化するために,標数2の有限体演算用の機構を，FPGA上のソフトコア... [more] | RECONF2014-44 pp.57-61 |
[研究会発表申込システムのトップページに戻る]