お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 161件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
HWS, VLD
(共催) [詳細]
2021-03-03
14:55
ONLINE オンライン開催 RTOS利用システムのフルハードウェア化におけるサービス処理機能の集約
六車伊織石浦菜岐佐安堂拓也関西学院大)・冨山宏之立命館大)・神原弘之京都高度技研VLD2020-75 HWS2020-50
本稿では, RTOS 利用システムをフルハードウェア化する手法において,
回路規模削減と実行の高速化を目的とした回路構... [more]
VLD2020-75 HWS2020-50
pp.38-43
HWS, VLD
(共催) [詳細]
2021-03-04
09:55
ONLINE オンライン開催 精度可変な近似計算回路の高位合成
白根健太西川広記孔 祥博冨山宏之立命館大VLD2020-80 HWS2020-55
精度と遅延が可変な近似乗算器を活用する高位合成技術を提案する.想定する乗算器は,正確な乗算を2サイクルで,近似乗算を1サ... [more] VLD2020-80 HWS2020-55
pp.67-72
HWS, VLD
(共催) [詳細]
2021-03-04
14:55
ONLINE オンライン開催 高位合成による軽量暗号ChaskeyのFPGA実装およびサイドチャネル攻撃耐性の評価
稲垣沙耶楊 明宇東工大)・李 陽崎山一男電通大)・原 祐子東工大VLD2020-86 HWS2020-61
本研究では,小型IoT機器向けのメッセージ認証アルゴリズムであるChaskeyの専用回路を,高位合成を用いてFPGAに実... [more] VLD2020-86 HWS2020-61
pp.102-107
CPSY, RECONF, VLD
(共催)
IPSJ-ARC, IPSJ-SLDM
(共催)
(連催) [詳細]
2021-01-26
13:10
ONLINE オンライン開催 Scalaベースハードウェア開発環境における自動アーキテクチャ探索の検討
山下遼太照屋大地中條拓伯東京農工大VLD2020-62 CPSY2020-45 RECONF2020-81
近年FPGAなどの再構成可能アーキテクチャに対する注目はますます高まっている.それとともにFPGAアプリケーションの開発... [more] VLD2020-62 CPSY2020-45 RECONF2020-81
pp.131-136
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC
(共催)
(連催) [詳細]
2020-02-27
17:00
鹿児島 与論町中央公民館 リソース制約条件を考慮した多目的最適化による高位合成 ~ 関数型言語を用いた粗粒度並列性抽出のアプローチ ~
濱崎福平山崎徹郎塩谷亮太東大)・小泉賢一手塚宏史稲葉真理東大CPSY2019-104 DC2019-110
回路の知識を持たないエンジニアにとって,時間,リソース,消費電力など,トレードオフとなる要素を考慮した最適化を効率よく行... [more] CPSY2019-104 DC2019-110
pp.99-104
ICTSSL, CAS
(共催)
2020-01-30
18:00
東京 機械振興会館 高位合成向けプログラム記述法におけるヒストグラム直列複製とその効果
山崎萌奈山脇 彰九工大CAS2019-80 ICTSSL2019-49
高性能かつ省電力な組込み画像処理機器の迅速な実現には,ソフトウェアの自動ハードウェア化 (高位合成)を用いた画像処理のハ... [more] CAS2019-80 ICTSSL2019-49
pp.85-89
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2020-01-23
11:50
神奈川 慶応義塾大学 日吉キャンパス 来往舎 RISC-V機械語プログラムからのバイナリ合成
浜名将輝石浦菜岐佐関西学院大VLD2019-71 CPSY2019-69 RECONF2019-61
本稿では, RISC-V 機械語プログラムからハードウェアを自動合成する手法を提案する. RISC-V を用いた CPU... [more] VLD2019-71 CPSY2019-69 RECONF2019-61
pp.111-115
ISEC, SITE, ICSS, EMM, HWS, BioX
(共催)
IPSJ-CSEC, IPSJ-SPT
(共催)
(連催) [詳細]
2019-07-24
13:45
高知 高知工科大学 高位設計フローにベイズ最適化法を応用した設計空間探索
中山亮平東大)・粟野皓光阪大)・池田 誠東大ISEC2019-57 SITE2019-51 BioX2019-49 HWS2019-52 ICSS2019-55 EMM2019-60
回路規模がますます増大する昨今において,記述の抽象度が低いハードウェア設計言語ではなく,抽象度の高い高級プログラミング言... [more] ISEC2019-57 SITE2019-51 BioX2019-49 HWS2019-52 ICSS2019-55 EMM2019-60
pp.369-374
RECONF 2019-05-09
15:20
東京 東工大蔵前会館 RubyベースCPU+FPGAコデザインフレームワークにおける再帰記述の高位合成
山下遼太照屋大地中條拓伯東京農工大RECONF2019-6
近年LSI設計が複雑化するに従って,高位合成技術が注目を浴びている.
しかし再帰関数は,その解析における複雑さから,多... [more]
RECONF2019-6
pp.29-34
RECONF 2019-05-09
15:45
東京 東工大蔵前会館 関数型言語Elixirを設計言語とするハードウェア設計環境の構想
高瀬英希京大/JSTさきがけ)・松井健太郎京大)・上野嘉大デライトシステムズ)・森 正和カラビナテクノロジー)・山崎 進北九州市大RECONF2019-7
2012年に登場した関数型言語であるElixirは,言語仕様や概念がシンプルであるが応用が効くように設計され... [more] RECONF2019-7
pp.35-40
RECONF 2019-05-10
11:15
東京 東工大蔵前会館 FPGA/CPU混載型SoCを用いたソフトウェア・ハードウェア協調システムの開発事例 ~ Ultra96を用いたJulia set explorerの実装 ~
佐藤健太佐藤幸紀豊橋技科大RECONF2019-13
近年,Xilinx社のZynqやIntel社のSoC FPGAに代表される,FPGAとプロセッサ,およびその周辺回路を一... [more] RECONF2019-13
pp.67-72
HWS, VLD
(共催)
2019-02-27
12:40
沖縄 沖縄県青年会館 PDGのパターン・マッチングに基づく高位合成入力コードからの配線混雑検出
立岡真人金子峰雄北陸先端大VLD2018-96 HWS2018-59
高位合成ツールへの入力となるCプログラム作成時においては、一般に物理情報が不足しているため、配線混雑を考慮した高位合成入... [more] VLD2018-96 HWS2018-59
pp.19-24
HWS, VLD
(共催)
2019-02-27
14:30
沖縄 沖縄県青年会館 高位合成における関数レベルのモジュール共有
野崎竜平立命館大)・谷口一徹阪大)・冨山宏之立命館大VLD2018-100 HWS2018-63
近年LSIの高集積化に伴い, 高級言語プログラムをRTL記述に変換する高位合成が普及しつつある. しかし, 高位合成によ... [more] VLD2018-100 HWS2018-63
pp.43-48
HWS, VLD
(共催)
2019-03-01
10:00
沖縄 沖縄県青年会館 RTOSを用いたシステムのフルハードウェア実装とその自動化
大迫裕樹石浦菜岐佐関西学院大)・冨山宏之立命館大)・神原弘之京都高度技研VLD2018-122 HWS2018-85
本稿では, RTOS を用いたプログラムを高位合成によりフルハードウェア実装する手法を提案する. 本手法では, タスク/... [more] VLD2018-122 HWS2018-85
pp.175-180
HWS, VLD
(共催)
2019-03-01
11:15
沖縄 沖縄県青年会館 複数データフローグラフにまたがる動的スケジューリングを実現する分散制御回路の自動合成
太田小百合石浦菜岐佐関西学院大VLD2018-125 HWS2018-88
本稿では, 分散制御方式を適用した回路を CDFG (Control Dataflow Graph) から自動合成する手... [more] VLD2018-125 HWS2018-88
pp.193-198
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2019-01-31
13:35
神奈川 慶応義塾大学 日吉キャンパス 来往舎 データフロー型計算アプリケーション用DMACの高位合成による自動設計
木田智大川俣裕一柴田裕一郎長崎大)・佐野健太郎理研VLD2018-87 CPSY2018-97 RECONF2018-61
本論文では,FPGAクラスタ上で計算アプリケーションに応じてデータフローマシンを構築可能な計算機システムにおいて,計算ア... [more] VLD2018-87 CPSY2018-97 RECONF2018-61
pp.95-99
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2018-12-05
09:55
広島 サテライトキャンパスひろしま 高位合成によるラジオシティ法のソフトウェア/ハードウェア協調FPGAシステム開発
田村昂太郎成見 哲電通大RECONF2018-34
ラジオシティ法によって反射光を考慮した精巧な3Dシーンを描写できるが,そのための計算量が膨大である.数値計算の高速化手法... [more] RECONF2018-34
pp.1-6
RECONF 2018-09-18
10:00
福岡 LINE Fukuokaカフェスペース Vivado HLSとhls::streamによるマルチFPGAプログラミング手法の提案
長名保範高見昌志琉球大RECONF2018-27
FPGAのアクセラレータとしての利用は高位合成ツールの進歩とともに近年ま
すます注目されている。ARMを搭載したFPG... [more]
RECONF2018-27
pp.43-47
RECONF 2018-05-24
10:55
東京 ゲートシティ大崎 B1ルームD OpenCLコードから合成したFPGAによる津波シミュレーションの性能評価
河野郁也中里直人会津大RECONF2018-2
海域で起きる津波の到達時刻を予測することは、安全な避難のために重要である。
津波の数値モデリングは、並列処理による高速... [more]
RECONF2018-2
pp.7-12
RECONF 2018-05-24
11:20
東京 ゲートシティ大崎 B1ルームD 高位合成で実装したハードウェア・ソフトウェアの動的再構成による障害発生時の処理継続技術
酒田輝昭広津鉄平日立RECONF2018-3
高信頼が要求されるシステムの一部で障害が発生しても必要動作を継続するアーキテクチャを開発した。本研究ではプラグマを含む共... [more] RECONF2018-3
pp.13-18
 161件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会