| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| CAS, MSS, VLD, SIP (共催) |
2010-06-21 09:00 |
北海道 | 北見工大 | 可変順序付レジスタ割り当てにおけるクロッキングパターン最小化 ○井上恵介（北陸先端大/学振）・金子峰雄（北陸先端大）  CAS2010-1 VLD2010-11 SIP2010-22 CST2010-1 |
本稿では，遅延変動の下でデータパス回路のタイミング条件を保証する手法として制御ステップごとにレジスタへの書き込み制御信号... [more] | CAS2010-1 VLD2010-11 SIP2010-22 CST2010-1 pp.1-6 |
| SIP, CAS, VLD (共催) |
2009-07-01 14:50 |
北海道 | 釧路市生涯学習センター | 制御タイミングのばらつきを考慮した資源共有とスケジュール手法 ○井上恵介・金子峰雄・岩垣 剛（北陸先端大） CAS2009-5 VLD2009-10 SIP2009-22 |
本稿では，制御タイミング（マルチプレクサの切り替えタイミングとレジスタへの書き込みタイミング）のばらつきに耐性を有するデ... [more] | CAS2009-5 VLD2009-10 SIP2009-22 pp.25-30 |
| VLD | 2009-03-11 14:00 |
沖縄 | 沖縄県男女共同参画センター | 可変式順序制約付レジスタ割り当て問題のアルゴリズム ○井上恵介・金子峰雄・岩垣 剛（北陸先端大） VLD2008-130 |
半導体製造プロセスの微細集積化に伴い，遅延ばらつきの問題が顕在化している．集積回路のデータパス合成において，遅延ばらつき... [more] | VLD2008-130 pp.23-28 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-19 10:50 |
福岡 | 北九州学術研究都市 | タイミング制御による性能を考慮した耐遅延変動データパス合成 ○井上恵介・金子峰雄・岩垣 剛（北陸先端大） VLD2008-85 DC2008-53 |
回路のホールド・タイミング条件を保証する手法としてレジスタへの書き込み制御信号の到着に相対的な時間順序関係を規定するBa... [more] | VLD2008-85 DC2008-53 pp.151-156 |
[研究会発表申込システムのトップページに戻る]