電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 73件中 1〜20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
HWS, VLD
(共催)
2019-02-27
13:05
沖縄 沖縄県青年会館 ビアスイッチFPGAの消費電力評価のための配線容量モデル
夏原明日香今川隆司越智裕之立命館大
本稿では,ビアスイッチと呼ばれる新しいナノデバイスを用いたFPGA上に実装するアプリケーション回路の消費電力を配置配線前... [more] VLD2018-97 HWS2018-60
pp.25-30
IPSJ-ARC, IPSJ-SLDM
(共催)
VLD, CPSY, RECONF
(共催)
(連催) [詳細]
2018-01-19
11:05
神奈川 慶應義塾大学 日吉キャンパス 来往舎 ビアスイッチ向けプログラマブルロジック0-1-A-~A LUTの電力効率について
夏原明日香今川隆司越智裕之立命館大
本稿では,ビアスイッチと呼ばれるナノデバイスを用いたプログラマブルロジックである0-1-$A$-$overline{A}... [more] VLD2017-80 CPSY2017-124 RECONF2017-68
pp.107-112
SIP, CAS, MSS, VLD
(共催)
2017-06-19
11:40
新潟 新潟大学五十嵐キャンパス 中央図書館ライブラリーホール ランダムフォレストに基づく再構成可能なネットワーク侵入検知システムの一実装法
薛 斌斌永山 忍稲木雅人若林真一広島市大
本稿では,ランダムフォレストに基づくネットワーク侵入検知システム(NIDS)を再構成可能なハードウェアで実装するための手... [more] CAS2017-7 VLD2017-10 SIP2017-31 MSS2017-7
pp.37-42
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC
(共催)
(連催) [詳細]
2017-03-09
16:10
沖縄 具志川農村環境改善センター パイプライン段数とボディバイアス電圧制御によるパイプライン型CGRAの電力削減手法の検討
小島拓也安藤尚輝松下悠亮奥原 颯天野英晴慶大
IoT時代においてウェアラブルデバイスなどのバッテリー駆動の高機能で小型なデバイスが求められている。こうしたデバイスは一... [more] CPSY2016-140 DC2016-86
pp.51-56
NS, IN
(併催)
2017-03-03
14:50
沖縄 沖縄残波岬ロイヤルホテル 仮想プログラマブル光エッジを用いた省電力エッジコンピューティング
松本 隼佐藤丈博岡本 聡山中直明慶大)・須貝和雄村中孝行アラクサラネットワークス
複数のハードウェア(CPU,FPGA,LSI等)の組み合わせにより構成される再構成可能通信処理プロセッサを用いたプログラ... [more] NS2016-224
pp.383-388
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC
(連催)
(併催) [詳細]
2016-03-24
16:05
長崎 福江文化会館・勤労福祉センター 粗粒度再構成可能アクセラレータCMAにおけるメモリマネージメント機構の提案
藤田 悠増山滉一朗天野英晴慶大
バッテリー駆動の高性能低電力アクセラレータとしてCMAアーキテクチャは開発・評価が行われてきた。
新しいバージョンであ... [more]
CPSY2015-144 DC2015-98
pp.121-126
RECONF 2015-06-20
15:50
京都 京都大学 極大未使用矩形領域列挙による動的再構成デバイスでのオンラインタスク配置アルゴリズム
潘 鉄源朱 力曾 濂渡邊孝博早大)・高島康裕北九州市大
近年,製造技術の進歩に伴ない,組み込みシステムの複雑度が高まっている.その結果として,システムを実装したチップの性能だけ... [more] RECONF2015-26
pp.141-146
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-26
09:40
大分 ビーコンプラザ(別府国際コンベンションセンター) タイミングエラー予測回路による再構成可能デバイス上でのデータ依存最適化回路設計
川村一志阿部晋矢史 又華柳澤政生戸川 望早大
LSI内部の各パス遅延は入力データに応じて様々に変動する.
この性質を利用することで,計算精度をわずかに落としながらも... [more]
VLD2014-80 DC2014-34
pp.51-56
RECONF 2014-06-12
10:50
宮城 片平さくらホール LEDR/4相2線ハイブリッドアーキテクチャに基づく高性能非同期FPGA
小松与志也張山昌論亀山充隆東北大
本論文では非同期式データ転送プロトコルである4相2線方式とLevel-Encoded Dual-Rail (LEDR) ... [more] RECONF2014-6
pp.27-30
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-28
08:55
鹿児島 鹿児島県文化センター 仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装
小川裕喜尼崎太樹飯田全広久我守弘末吉敏則熊本大
組込みシステムは,開発費削減のために設計資産の再利用化が進められている.
しかし,高性能化のためにソフトウェアを実行環... [more]
RECONF2013-47
pp.45-50
SDM, ICD
(共催)
2013-08-02
13:00
石川 金沢大学 角間キャンパス 広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC
富山陽介志方 明吉岡健太郎関本竜太黒田忠広石黒仁揮慶大
広い電源電圧、分解能、サンプリングレートの範囲を持つ逐次比較型アナログデジタル変換器を示す.提案するSARロジックの中の... [more] SDM2013-80 ICD2013-62
pp.77-82
DC 2013-06-21
16:00
東京 機械振興会館 バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法
加藤健太郎鶴岡高専
本研究ではバウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法を提案する... [more] DC2013-14
pp.25-29
ICD 2013-04-12
08:30
茨城 産業技術総合研究所 つくばセンター [招待講演]相補型原子スイッチを用いたプログラマブルロジックでのRTL記述からの回路マッピング
宮村 信多田宗弘阪本利司伴野直樹岡本浩一郎井口憲幸波田博光超低電圧デバイス技術研究組合
低電圧プログラミングが可能な相補型原子スイッチを用いた不揮発プログラマブルセルを開発し、3x3セルアレイ規模での回路のマ... [more] ICD2013-12
pp.55-59
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-19
09:25
岩手 ホテルルイズ(盛岡)【変更】 コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成
藤岡与周八戸工大)・亀山充隆東北大
動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパ... [more] VLD2012-47 SIP2012-69 ICD2012-64 IE2012-71
pp.39-44
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-19
13:00
岩手 ホテルルイズ(盛岡)【変更】 マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案
上野伸也Gauthier Lovic Eric井上弘士村上和彰九大
画像認識技術が様々な分野で使われ,画像認識アプリケーションを高性能・低消
費エネルギーで実行するプロセッサが要求され... [more]
VLD2012-51 SIP2012-73 ICD2012-68 IE2012-75
pp.59-64
RECONF 2012-09-18
10:20
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 動的再構成可能回路におけるJPEGエンコーダ設計改良とその評価
澤野 肇荒木統行神戸尚志近畿大
動的再構成可能デバイスは、再構成技術により、限られた面積で複雑な機能を実現でき、容易に修正や拡張を行うことができるデバイ... [more] RECONF2012-26
pp.13-18
VLD, CPSY, RECONF
(共催)
IPSJ-SLDM
(連催) [詳細]
2012-01-26
16:40
神奈川 慶応義塾大学 日吉キャンパス MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路とパターン面積の検討
林 隆程渡辺重佳湘南工科大
再構成可能な2~6入力の論理回路のパターン設計を初めて行い、MOSダブルゲート型トランジスタ(DG)、 CNT型トランジ... [more] VLD2011-119 CPSY2011-82 RECONF2011-78
pp.163-168
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-24
14:20
宮城 一の坊(仙台) 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討
上野伸也Gauthier Lovic Eric井上弘士村上和彰九大
画像認識用の機器には高性能・低消費エネルギー化が求められており,その手段としてアクセラレータが注目されている.しかしなが... [more] SIP2011-63 ICD2011-66 IE2011-62
pp.7-12
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-24
14:45
宮城 一の坊(仙台) レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
藤岡与周八戸工大)・瀧沢 翔亀山充隆東北大
動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパ... [more] SIP2011-64 ICD2011-67 IE2011-63
pp.13-18
RECONF 2011-09-27
11:25
愛知 名古屋大学(NCES) 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案
野上将人渡邊誠也名古屋 彰岡山大
ハードウェアを用いた文字列のパターンマッチング処理は,比較対象となるパターンが増加するほど回路規模が増大する問題がある.... [more] RECONF2011-37
pp.87-92
 73件中 1〜20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会