| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:00 |
熊本 | くまもと県民交流館パレア | 自己校正可能な低電源電圧動作ヒステリシスコンパレータ ○齋藤 匠・小松 聡（東京電機大）  CPM2017-80 ICD2017-39 IE2017-65 |
低電源電圧で動作し、オフセット電圧の自己校正が可能なヒステリシスコンパレータ回路を提案した。提案 回路は校正用のMOS... [more] |
CPM2017-80 ICD2017-39 IE2017-65 pp.3-7 |
| SIP, CAS, CS (共催) |
2007-03-05 14:30 |
鳥取 | 鳥取三朝温泉 ブランナールみささ | 無線LAN用10bit, 40MSample/s 電流出力型D/A変換器の設計 ○大滝信二・上野武司・板倉哲朗（東芝） CAS2006-87 SIP2006-188 CS2006-104 |
CMOS素子の微細化に伴い、電源電圧は減少し続けており、90nmプロセスでは、デジタル回路の電源電圧は1.2Vまで下がっ... [more] | CAS2006-87 SIP2006-188 CS2006-104 pp.57-61 |
| ICD, ITE-IST (共催) |
2006-07-27 11:00 |
静岡 | 静岡大学(浜松キャンパス内) | 容量結合技術を用いた1V 30mW 10b 100MSample/sパイプラインA/D変換器 ○本多一隆・古田雅則・川人祥二（静岡大） |
電源電圧1.0Vにおいて低歪・低消費電力なパイプラインADCを開発した． 容量結合型AB級アンプを用いた10bit 1... [more] |
ICD2006-62 pp.11-16 |
| ICD | 2005-07-15 09:30 |
愛知 | 豊橋技術科学大学 | オートゼロ・チョッパスタビライゼーション技術を併用した1V動作低雑音CMOS増幅器 ○升井義博・眞下隆行・吉田 毅・佐々木 守・岩田 穆（広島大） |
オートゼロ・チョッパスタビライゼーション技術を併用した低雑音CMOS増幅器を１Ｖの低電圧で動作させるための回路構成、設計... [more] | ICD2005-55 pp.1-6 |
| ICD | 2004-12-17 10:00 |
広島 | 広島大学 東広島キャンパス | 1V動作Rail-to-Rail入力逐次比較AD変換器 ○升井義博・赤木美穂・円林晃一郎・吉田 毅・佐々木 守・岩田 穆（広島大） |
アナログ・ディジタル(AD)変換器は，アナログ回路と大規模ディジタル回路を混載したアナ・デジ混載システムオンチップ(So... [more] | ICD2004-193 pp.1-5 |
[研究会発表申込システムのトップページに戻る]