| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| HWS, VLD (共催) |
2019-02-27 15:20 |
沖縄 | 沖縄県青年会館 | 一般同期方式における低電力化のための多電源回路の設計フロー ○青木誠孝・小平行秀（会津大）  VLD2018-102 HWS2018-65 |
クロックを各記憶素子に同時に分配することを前提としない一般同期方式では，物理遅延を従来のクロック同期方式である完全同期方... [more] | VLD2018-102 HWS2018-65 pp.55-60 |
| VLD, HWS (併催) |
2018-03-01 13:00 |
沖縄 | 沖縄県青年会館 | 一般同期回路における遅延挿入に対するグラフ縮小技法の評価 ○新井祐樹・築山修治（中大） VLD2017-110 |
一般同期回路では，最小遅延を持つ経路上に適切な遅延を挿入することにより，クロックの動作周期をクリティカル遅延より小さくす... [more] | VLD2017-110 pp.127-132 |
| SIP, CAS, MSS, VLD (共催) |
2017-06-20 15:30 |
新潟 | 新潟大学五十嵐キャンパス 中央図書館ライブラリーホール | 演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価 ○右近祐太・佐藤真平・高橋篤司（東工大） CAS2017-23 VLD2017-26 SIP2017-47 MSS2017-23 |
データセンタにおいて想定されるサービスには高い精度を必要とせず，かつ計算量の多い処理が多数ある．そのため，少ないリソース... [more] | CAS2017-23 VLD2017-26 SIP2017-47 MSS2017-23 pp.119-124 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM, IPSJ-ARC (共催) (連催) [詳細] |
2017-01-25 09:25 |
神奈川 | 慶大日吉キャンパス | 典型的な回路を用いた近似演算における入力系列の演算精度への影響の調査 ○佐藤真平・右近祐太・高橋篤司（東工大） VLD2016-95 CPSY2016-131 RECONF2016-76 |
集積回路において，可変レイテンシを仮定すると回路はタイミングエラーが発生する可能性のあるクロッ ク周期で動作させること... [more] |
VLD2016-95 CPSY2016-131 RECONF2016-76 pp.165-170 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 13:35 |
大阪 | 立命館大学大阪いばらきキャンパス | Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー ○寺田万理・増子 駿・小平行秀（会津大） VLD2016-48 DC2016-42 |
近年，様々な分野でFPGAでの回路実装が用いられている．これまでに，より高速な回路を実現するために，クロック信号を各レジ... [more] | VLD2016-48 DC2016-42 pp.25-30 |
| VLD | 2016-03-02 11:20 |
沖縄 | 沖縄県青年会館 | Altera FPGAのための一般同期方式における部分変更機能による高速化手法 ○増子 駿・大場琢也・小平行秀（会津大） VLD2015-137 |
近年，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，同じプロセスで回路を実装し... [more] | VLD2015-137 pp.149-154 |
| VLD | 2016-03-02 13:50 |
沖縄 | 沖縄県青年会館 | 動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化 ○中塚裕志・高橋篤司（東工大） VLD2015-140 |
完全同期方式に代わる設計方式として提案された一般同期方式では，フリップフロップへのクロックの同時到達性を仮定しない．一般... [more] | VLD2015-140 pp.167-172 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 11:10 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法 ○川口純樹・小平行秀（会津大） VLD2014-83 DC2014-37 |
従来のクロックの同時分配を前提とする完全同期方式に対し，異なるタイミングでのクロック分配を許容する一般同期方式を採用する... [more] | VLD2014-83 DC2014-37 pp.87-92 |
| VLD | 2014-03-05 16:10 |
沖縄 | 沖縄県青年会館 | マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装 ○増井達哉・小平行秀（会津大） VLD2013-167 |
現在，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，一般的には，FPGAに実装... [more] | VLD2013-167 pp.183-188 |
| VLD | 2010-03-11 16:55 |
沖縄 | 沖縄県男女共同参画センター | 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法 ○小平行秀（会津大）・高橋篤司（阪大） VLD2009-119 |
各記憶素子にクロックを同時に供給することを前提としていない一般同期方式では，クロック木の構成や消費電力が，与えられるクロ... [more] | VLD2009-119 pp.121-126 |
| VLD | 2009-03-11 15:50 |
沖縄 | 沖縄県男女共同参画センター | EDAツールを用いた低コスト一般同期クロックツリー合成手法 ○橋本浩良・小平行秀・高橋篤司（東工大） VLD2008-134 |
市販EDAツール等のCTS（クロックツリー合成）機能を用いて，一般同期クロックツリーを合成することは可能であるが，合成さ... [more] | VLD2008-134 pp.47-52 |
| VLD | 2009-03-11 16:15 |
沖縄 | 沖縄県男女共同参画センター | クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法 ○谷 修平・小平行秀・高橋篤司（東工大） VLD2008-135 |
従来のクロックの同時分配を前提とする完全同期方式の下で合成された論理回路に対し，クロック分配回路を一般同期化することで回... [more] | VLD2008-135 pp.53-58 |
| CAS | 2008-02-01 10:55 |
沖縄 | 沖縄県青年会館 | 最短パス木修正アルゴリズムの設計とその性能評価 ○石田 勉・小平行秀・高橋篤司（東工大） CAS2007-98 |
集積回路の設計において，回路は回路修正を繰り返すことで改良されていく．回路が動作する最小クロック周期は，回路の評価の最も... [more] | CAS2007-98 pp.25-30 |
| ICD, SIP, IE, IPSJ-SLDM (共催) |
2006-10-27 13:10 |
宮城 | 宮城県・作並温泉・一の坊 | ［招待講演］大域クロックを用いた一般同期回路 ～ 設計方法論，それらを支えるツール群，今後の展望 ～ ○高橋篤司（東工大） |
現在，デジタル回路の多くは大域的クロックを用い同期をとる同期回路として実現されているが，回路の微細化，高速化にともないク... [more] | SIP2006-110 ICD2006-136 IE2006-88 pp.55-60 |
| SDM, VLD (共催) |
2006-09-25 13:55 |
東京 | 機械振興会館 | クロックスケジューリングを用いたLSIのピーク電力削減手法 ○高橋洋介・高橋篤司（東工大） |
LSIの大規模化に伴うピーク電力の増加は，ゲートの不安定動作や誤動作の原因となるため，その削減が大きな課題となっている．... [more] | VLD2006-35 SDM2006-156 pp.7-12 |
[研究会発表申込システムのトップページに戻る]