研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
DC, CPSY (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2024-03-22 09:25 |
長崎 |
壱岐の島ホール (ハイブリッド開催,主:現地開催,副:オンライン開催) |
リアルタイムシステム向けRISC-V SMTプロセッサの設計 ○野尻悠太・山﨑信行(慶大) CPSY2023-42 DC2023-108 |
組込みシステムは家電から自動車まで幅広い分野に使用されている。特に、時間制約が存在するものを組込みリアルタイムシステムと... [more] |
CPSY2023-42 DC2023-108 pp.24-28 |
DC, CPSY (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2024-03-22 10:15 |
長崎 |
壱岐の島ホール (ハイブリッド開催,主:現地開催,副:オンライン開催) |
マルチコアRISC-Vプロセッサ用コンテキストキャッシュの設計 ○山澤 彪(慶大)・伊藤 務・水頭一壽(アクセル)・山﨑信行(慶大) CPSY2023-44 DC2023-110 |
昨今, プログラムは複数のスレッドを用いて処理が実行される場合が多い. スレッドを複数用いて実行する場合, プロセッサ上... [more] |
CPSY2023-44 DC2023-110 pp.35-40 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-08 12:55 |
熊本 |
くまもと県民交流館パレア |
マルチコアプロセッサの効率的な設計検証に向けたプロセッサシミュレータの並列化 ○萱室高樹・佐々木敬泰・深澤祐樹・近藤利夫(三重大) CPSY2017-45 |
一般にプロセッサ設計では,HDLシミュレーションを用いて設計,動作検証を行うが高速ではない.
これは,C++ベースの高... [more] |
CPSY2017-45 pp.53-58 |
CPSY, IPSJ-ARC (連催) DC (併催) [詳細] |
2015-08-05 11:15 |
大分 |
ビーコンプラザ(別府) |
AES-CTRモードを用いたセキュアな高速シングルストリーム通信 ○福永武志・平木 敬(東大) CPSY2015-27 DC2015-23 |
近年,ゲノムデータといった個人情報を含む巨大なファイルを転送する機会が増加しており,高速なセキュアファイル転送アプリケー... [more] |
CPSY2015-27 DC2015-23 pp.137-142(CPSY), pp.9-14(DC) |
SWIM |
2015-05-23 14:10 |
東京 |
機械振興会館 |
音声とテキストの同期方法とJavaによる実装 柴崎 慧・小島秀樹・○宇田川佳久(東京工芸大) SWIM2015-2 |
英語の効果的な学習方法としてディクテーションがある.一方でディクテーションを苦手とする学習者が多いことも指摘されている.... [more] |
SWIM2015-2 pp.7-12 |
NS, IN (併催) |
2015-03-03 15:10 |
沖縄 |
沖縄コンベンションセンタ |
VPNソフトウェア処理のマルチスレッド化における高速なバッファリング手法 ○境 智史・姜 維・上水流由香(NTTコミュニケーションズ) IN2014-168 |
近年,オーバレイトンネル技術を用いたIP-VPNの利用が拡大しており,ネットワークの帯域が増強されてきたことにより,トン... [more] |
IN2014-168 pp.277-282 |
PRMU, IBISML (共催) IPSJ-CVIM (連催) [詳細] |
2013-09-02 17:00 |
鳥取 |
鳥取大学 |
ワンショット高精細深度画像生成法 ○吉川友樹・斉藤友彦・鷲見和彦(青学大) PRMU2013-43 IBISML2013-23 |
近年3次元計測はリアルタイムで行われており,様々な分野で応用されているが,ロボットの行動計画への応用等を考えた際には現実... [more] |
PRMU2013-43 IBISML2013-23 pp.99-104 |
DC, CPSY (併催) |
2013-08-02 17:30 |
福岡 |
北九州国際会議場 |
パスベース投機的マルチスレッド実行のためのコード最適化 ○本間勇貴・十鳥弘泰・大津金光・大川 猛・横田隆史(宇都宮大) CPSY2013-28 |
我々はプログラムのループをイテレーション単位で並列化し,ループ中の実行経路(パス)の実行割合の高い上位2本のパスを対象に... [more] |
CPSY2013-28 pp.109-114 |
DC, CPSY (併催) |
2013-08-02 18:00 |
福岡 |
北九州国際会議場 |
ループにおけるパス予測と分岐予測の関連性についての考察 ○金海和宏・大津金光・大川 猛・横田隆史・馬場敬信(宇都宮大) CPSY2013-29 |
我々は2パス限定投機方式に着目し,これまでに既存の代表的な分岐予測方式を応用したパス予測器を検討してパス予測性能の評価を... [more] |
CPSY2013-29 pp.115-120 |
VLD |
2013-03-05 14:55 |
沖縄 |
沖縄県青年会館 |
マルチコアプロセッサのための配線領域共有並列概略配線手法 ○新谷康弘・稲木雅人・永山 忍・若林真一(広島市大) VLD2012-150 |
LSI設計工程における配線設計期間短縮のため,既存研究において各種の並列計算環境を用いた並列配線手法が提案されている.本... [more] |
VLD2012-150 pp.83-88 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-26 14:30 |
福岡 |
九州大学百年講堂 |
スヌープキャッシュをベースにした投機的メモリアクセス機構の提案 ○関口祐司・十鳥弘泰・大津金光・大川 猛・横田隆史・馬場敬信(宇都宮大) CPSY2012-47 |
プログラム中のループには, 条件分岐により複数の実行経路(パス) が存在するが, そのうちの上位2本の実行が支配的である... [more] |
CPSY2012-47 pp.1-6 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-26 14:55 |
福岡 |
九州大学百年講堂 |
履歴情報詳細化によるパス予測の高精度化の検討 ○十鳥弘泰・馬場敬信・大川 猛・大津金光・横田隆史(宇都宮大) CPSY2012-48 |
複雑な依存関係を持つプログラムの高速化を達成するためには,マルチコアプロセッサ上での投機的マルチスレッド実行が有効である... [more] |
CPSY2012-48 pp.7-12 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 13:00 |
福岡 |
九州大学百年講堂 |
[招待講演]FPGAの応用事例 ~ 並列計算機とネットワーク ~ ○児玉祐悦(筑波大) RECONF2012-46 |
私がこれまで行ってきた、および現在行っているFPGAを用いた研究開発につい
て紹介する。最初は32ノードの独自アーキテ... [more] |
RECONF2012-46 pp.1-2 |
DC, CPSY (併催) |
2012-08-02 13:30 |
鳥取 |
とりぎん文化会館 |
2パス限定投機方式におけるループ展開の効果 ○本間勇貴・十鳥弘泰・大津金光・大川 猛・横田隆史・馬場敬信(宇都宮大) CPSY2012-9 |
我々はプログラムのループをイテレーション単位で並列化し,ループ中の実行経路(パス)の実行割合の高い上位2本のパスを対象に... [more] |
CPSY2012-9 pp.1-6 |
DC, CPSY (併催) |
2012-08-02 14:00 |
鳥取 |
とりぎん文化会館 |
分岐予測を応用したループ内パス予測方式の検討 ○金海和宏・十鳥弘泰・大津金光・大川 猛・横田隆史・馬場敬信(宇都宮大) CPSY2012-10 |
プログラムのループには,その実行経路において高々2つの実行経路が支配的であるという性質がある.我々は,ループ中の実行頻度... [more] |
CPSY2012-10 pp.7-12 |
DC, CPSY (併催) |
2011-07-29 11:35 |
鹿児島 |
かごしま県民交流センター |
2パス限定投機方式における最適投機対象パスの動的変更手法の検討 ○十鳥弘泰(宇都宮大)・津田 翼(エス・ケー・アイ)・大津金光・横田隆史・馬場敬信(宇都宮大) CPSY2011-14 |
プログラムのスレッドレベルでの投機実行により,複雑な依存関係を持つプログラムに対しても並列化による速度向上が期待できる.... [more] |
CPSY2011-14 pp.31-36 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-12-01 09:50 |
福岡 |
九州大学医学部百年講堂 |
バイナリレベル変数解析に基づいた自動並列化処理の初期評価 ○白戸卓志・大津金光・横田隆史・馬場敬信(宇都宮大) CPSY2010-37 |
現在,広く普及しているマルチコアプロセッサの性能を有効に活用するためには,
プログラムをマルチスレッド化したコードが必... [more] |
CPSY2010-37 pp.31-36 |
CPSY, DC (併催) |
2010-08-03 - 2010-08-05 |
石川 |
金沢市文化ホール |
2パス限定投機システムにおける投機的メモリアクセスの検討 ○十鳥弘泰・福田明宏・津田 翼・大津金光・横田隆史・馬場敬信(宇都宮大) CPSY2010-18 |
我々は,ループ中の実行頻度上位2位の経路 (パス) に着目し,それらを投機的に並列実行することでプログラムを高速化する2... [more] |
CPSY2010-18 pp.61-66 |
MSS |
2010-01-21 13:25 |
愛知 |
豊田中央研究所アクタスCホール |
瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 ○小野内雅文・十山圭介・野尻 徹・佐藤真琴(日立)・間瀬正啓・白子 準(早大)・佐藤未来子(東京農工大)・高田雅士・伊藤雅之(ルネサステクノロジ)・水野弘之(日立)・並木美太郎(東京農工大)・木村啓二・笠原博徳(早大) CST2009-38 |
8つのCPUコアを搭載するマルチコアSoC RP2と,自動並列化コンパイラOSCARを用いて,高い処理性能と省電力を両立... [more] |
CST2009-38 pp.7-12 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-03 11:20 |
高知 |
高知市文化プラザ |
2パス限定投機方式を実現するマルチコアプロセッサPALSの提案 ○十鳥弘泰・大津金光・横田隆史・馬場敬信(宇都宮大) CPSY2009-46 |
我々は,ループ中の実行頻度上位2位の経路 (パス)を抽出し投機的に並列実行することでプログラムを高速化する2パス限定投機... [more] |
CPSY2009-46 pp.19-24 |