| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| RECONF, VLD (共催) |
2024-01-30 13:20 |
神奈川 | 新川崎 創造のもり AIRBIC 会議室1～4 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
RTOS利用システムのフルハードウェア化における状態レジスタの最適化による回路規模削減 ○三上 啓・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）  VLD2023-94 RECONF2023-97 |
本稿では, RTOS を用いて実装されたシステムをフルハードウェア化する手法において, 状態レジスタの最適化およびサービ... [more] | VLD2023-94 RECONF2023-97 pp.81-86 |
| IE, CS (共催) IPSJ-AVM (連催) [詳細] |
2023-12-11 15:30 |
福岡 | 九州工業大学 若松キャンパス （ハイブリッド開催，主：現地開催，副：オンライン開催） |
［特別招待講演］ハードウェアを活用した高速な高能率画像処理 ○福嶋慶繁（名工大） CS2023-83 IE2023-25 |
画像信号処理の高速化は，様々な環境でのアプリケーション実現のために重要である． 限られた計算資源の中で画像処理を一定時... [more] |
CS2023-83 IE2023-25 p.16 |
| RECONF | 2023-08-04 14:55 |
北海道 | 函館アリーナ （ハイブリッド開催，主：現地開催，副：オンライン開催） |
ベイジアンネットワーク構造学習のための可塑性を備えたFPGAアクセラレータ ○宮城竜大（東大）・安戸僚汰（京大）・佐野健太郎（理研）・高瀬英希（東大） RECONF2023-15 |
ベイジアンネットワークは，離散確率変数内の不確実性を含む知識を表現するための強力なモデルである．ベイジアンネットワークを... [more] | RECONF2023-15 pp.7-12 |
| HWS, VLD (共催) |
2023-03-01 13:25 |
沖縄 | 沖縄県青年会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
低消費電力デバイスのためのプログラマブルな二値超次元計算アクセラレータ ○井阪友哉（奈良先端大）・坂口生有（サンノゼ州立大）・井上美智子（奈良先端大）・新谷道広（京都工繊大） VLD2022-76 HWS2022-47 |
超次元計算（Hyperdimensional computing, HDC）は，データを数千から数万次元で構成される超次... [more] | VLD2022-76 HWS2022-47 pp.19-24 |
| NS | 2022-04-15 13:25 |
東京 | 機械振興会館 + オンライン開催 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
ハードウェアアクセラレータを用いたマルチアクセスVPNシステムの検討 ○宮本克真・加納浩輝・杉園幸司・河野伸也（NTT） NS2022-5 |
近年，テレワークの普及によりVPNの利用が急増しており，固定通信網・移動体通信網といったアクセス網に依らないVPNサービ... [more] | NS2022-5 pp.25-30 |
| RECONF, VLD, CPSY (共催) IPSJ-ARC, IPSJ-SLDM (共催) (連催) [詳細] |
2022-01-24 10:20 |
ONLINE | オンライン開催 | RTOS利用システムの汎用高位合成系を用いたフルハードウェア化 ○安堂拓也・石井雄吾・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研） VLD2021-51 CPSY2021-20 RECONF2021-59 |
本稿では, RTOS を用いたシステムのフルハードウェア実装を汎用的な高位合成システムによって行う手法を提案する. 六車... [more] | VLD2021-51 CPSY2021-20 RECONF2021-59 pp.13-18 |
| RECONF, VLD, CPSY (共催) IPSJ-ARC, IPSJ-SLDM (共催) (連催) [詳細] |
2022-01-24 10:45 |
ONLINE | オンライン開催 | RTOS利用システムのフルハードウェア化における通信機能の実装 ○篠原由季乃・石浦菜岐佐（関西学院大） VLD2021-52 CPSY2021-21 RECONF2021-60 |
リアルタイムシステムの応答性能を向上させる手法として, 大迫・六車らはタスク/ハンドラ等のカーネルオブジェクトと RTO... [more] | VLD2021-52 CPSY2021-21 RECONF2021-60 pp.19-24 |
| HWS, VLD (共催) [詳細] |
2021-03-03 14:55 |
ONLINE | オンライン開催 | RTOS利用システムのフルハードウェア化におけるサービス処理機能の集約 ○六車伊織・石浦菜岐佐・安堂拓也（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研） VLD2020-75 HWS2020-50 |
本稿では, RTOS 利用システムをフルハードウェア化する手法において, 回路規模削減と実行の高速化を目的とした回路構... [more] |
VLD2020-75 HWS2020-50 pp.38-43 |
| HWS, VLD (共催) |
2019-03-01 10:00 |
沖縄 | 沖縄県青年会館 | RTOSを用いたシステムのフルハードウェア実装とその自動化 ○大迫裕樹・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研） VLD2018-122 HWS2018-85 |
本稿では, RTOS を用いたプログラムを高位合成によりフルハードウェア実装する手法を提案する. 本手法では, タスク/... [more] | VLD2018-122 HWS2018-85 pp.175-180 |
| RECONF | 2018-09-18 14:50 |
福岡 | LINE Fukuokaカフェスペース | データフロー表現と機械学習アクセラレータへの応用 ○中田一紀（筑波技大）・三浦佳二（関西学院大） RECONF2018-32 |
機械学習アルゴリズムのハードウェアアクセラレータの研究が進展している．機械学習ハードウェアを効率的に実装するアプローチと... [more] | RECONF2018-32 pp.73-78 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-30 13:45 |
大阪 | 立命館大学大阪いばらきキャンパス | 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法 ○石川大輔・瀬戸謙修（東京都市大） VLD2016-69 DC2016-63 |
高位合成を用いてアクセラレータを設計する際の、通信最適化手法を提案する。既存の高位合成向けメモリアクセス最適化手法は通信... [more] | VLD2016-69 DC2016-63 pp.147-152 |
| NS | 2016-10-20 13:50 |
兵庫 | 姫路・西はりま地場産業センター | 仮想エッジルータにおいて100Gbps級転送性能を達成するハードウェアアクセラレータを用いたパケット処理分散配備方式 ○西山聡史・金子 斉・工藤伊知郎（NTT） NS2016-90 |
キャリア網のサービスエッジルータ機能を汎用サーバで実現しマイグレーションを可能とする仮想エッジルータにおいて，汎用プロセ... [more] | NS2016-90 pp.13-18 |
| RECONF | 2016-05-19 10:45 |
神奈川 | 富士通研究所 | OpenCLを用いた分子動力学用FPGAアクセラレータの設計 ○ウィッデヤスーリヤ ハシタ ムトゥマラ・張山昌論（東北大）・笠原浩太（阪大） RECONF2016-4 |
分子動力学シミュレーションは原子や分子の性質を学ぶため重要である．しかしながら，シミュレーションには膨大な処理時間がかか... [more] | RECONF2016-4 pp.13-16 |
| RECONF | 2014-06-12 15:35 |
宮城 | 片平さくらホール | Complex命令アクセラレータを有するRISCプロセッサの実装 ～ CISCプロセッサへの回帰 ～ ○鈴木涼太（東京農工大）・三好健文（イーツリーズ・ジャパン）・中條拓伯（東京農工大） RECONF2014-13 |
本稿では，マイクロコードで実装されていた複雑なComplex 命令をコプロセッサの形で呼び出す機能を備 えたハードウェ... [more] |
RECONF2014-13 pp.67-72 |
| RECONF | 2014-06-12 16:25 |
宮城 | 片平さくらホール | 大規模グラフ上の最短経路探索のためのFPGAアクセラレータの設計 ○武井康浩・張山昌論・亀山充隆（東北大） RECONF2014-15 |
ノード数，エッジ数が非常に大きいグラフにおける最短経路問題は，様々な分野で応用されている．しかしながら，ダイクストラ法な... [more] | RECONF2014-15 pp.79-83 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-29 14:10 |
鹿児島 | 鹿児島県文化センター | 共有型マルチFPGAシステムに向けた動的再配置手法と評価 ○右近祐太・大塚卓哉・青木 孝・関原悠介・宮崎昭彦（NTT） VLD2013-100 DC2013-66 |
近年，ビッグデータの解析や画像処理などといった高負荷なサービスをデータセンタ等で集約的に行うことが期待されており， シ... [more] |
VLD2013-100 DC2013-66 pp.281-286 |
| EMCJ, MW, EST (共催) IEE-EMC (連催) [詳細] |
2013-10-24 15:45 |
宮城 | 東北大 青葉山キャンパス | OpenCLを用いたFPGAベースFDTDアクセラレータの設計 ○武井康浩・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆（東北大） EMCJ2013-73 MW2013-113 EST2013-65 |
FPGAによる専用ハードウェアを用いた高性能計算システムは，CPUおよびGPUと比べて電力効率が高い計算処理を実現できる... [more] | EMCJ2013-73 MW2013-113 EST2013-65 pp.73-76 |
| CPSY, VLD, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2013-01-16 16:25 |
神奈川 | 慶応義塾大学 日吉キャンパス | 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ ○佐竹俊亮・石浦菜岐佐・田村真平（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研） VLD2012-119 CPSY2012-68 RECONF2012-73 |
本稿では, 機械語プログラムの指定区間をCPUと密結合するハードウェアアクセ ラレータに変換する手法において, 複数の... [more] |
VLD2012-119 CPSY2012-68 RECONF2012-73 pp.69-73 |
| RECONF, CPSY, VLD, IPSJ-SLDM (共催) |
2008-01-17 10:40 |
神奈川 | 慶應義塾大学日吉キャンパス | 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装 ○川原崇宏・三輪 忍・嶋田 創（京大）・森 眞一郎（福井大）・富田眞治（京大） VLD2007-122 CPSY2007-65 RECONF2007-68 |
我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している．VisAはディスプレイ用汎用インタ... [more] | VLD2007-122 CPSY2007-65 RECONF2007-68 pp.25-30 |
[研究会発表申込システムのトップページに戻る]