お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 29件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
DC 2022-03-01
14:45
東京 機械振興会館
(ハイブリッド開催,主:現地開催,副:オンライン開催)
SATを用いた遅延故障BIST向けLFSRシード生成法
岩本岬汰郎大竹哲史大分大DC2021-74
LFSRを用いたLSIのBISTにおいて,ランダムパターン耐性故障を検出するシードを求めるニーズがある.これまでに,AT... [more] DC2021-74
pp.57-62
DC 2020-12-11
15:05
兵庫 洲本市文化体育館 (淡路島)
(ハイブリッド開催,主:現地開催,副:オンライン開催)
自動列車制御を支える送着ボンドの振動測定
越後裕貴大竹哲史大分大DC2020-65
 [more] DC2020-65
pp.33-38
DC 2020-02-26
10:25
東京 機械振興会館 畳み込みニューラルネットワークを活用したLSIテスト不良予測
岡 龍之介大竹哲史大分大)・熊木光一ルネサス エレクトロニクスDC2019-87
近年,LSI は高集積化技術の発展や低価格化を要因として信頼性を保証するテストに関するコストが増大している.これまでに,... [more] DC2019-87
pp.7-12
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-14
15:45
愛媛 愛媛県男女共同参画センター 遅延故障向け組込み自己診断のための圧縮シード生成法
中野雄太大竹哲史大分大VLD2019-44 DC2019-68
 [more] VLD2019-44 DC2019-68
pp.139-143
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-14
16:35
愛媛 愛媛県男女共同参画センター 独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成
力野 英平本悠翔郎大竹哲史大分大VLD2019-46 DC2019-70
LSIの信頼性の向上のため,ハードウェアトロイの検出が重要である.
本稿ではハードウェアトロイが挿入された信号線におい... [more]
VLD2019-46 DC2019-70
pp.151-155
DC 2019-02-27
11:20
東京 機械振興会館 期待署名自己生成に基づく組込み自己診断機構
平本悠翔郎大竹哲史大分大)・高橋 寛愛媛大DC2018-76
 [more] DC2018-76
pp.31-36
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-06
14:30
熊本 くまもと県民交流館パレア 遅延故障BIST高品質化のためのLFSRシード生成法
渡邊恭之介大竹哲史大分大VLD2017-35 DC2017-41
大規模集積回路の微細化や高速化に伴い,遅延テストの重要性が高まっている.
遅延故障モデルとして,論理ゲートの遅延が増加... [more]
VLD2017-35 DC2017-41
pp.49-54
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-06
14:55
熊本 くまもと県民交流館パレア 機械学習を用いたフェールチップ判別における適用識別器と判別確度の決定法
柚留木大地大竹哲史大分大)・中村芳行ルネサス エレクトロニクスVLD2017-36 DC2017-42
今日,半導体技術の進歩によるLSIの高集積化によりLSIの低価格化が進んでいる.
LSIの品質を保ちつつ,テストコスト... [more]
VLD2017-36 DC2017-42
pp.55-60
DC 2017-02-21
11:35
東京 機械振興会館 論理回路の組込み自己診断に関する提案
香川敬祐矢野郁也王 森レイ樋上喜信高橋 寛愛媛大)・大竹哲史大分大DC2016-76
近年,自動車の機能安全を実現するために車載集積回路が果たす役割が増加している.自動車の機能安全を保証するためには,フィー... [more] DC2016-76
pp.11-16
DC 2017-02-21
12:00
東京 機械振興会館 機械学習を用いたフェールチップ判別の性能向上に関する検討
柚留木大地大竹哲史大分大)・中村芳行ルネサス システムデザインDC2016-77
今日,半導体技術の進歩によるLSIの高集積化によりLSIの低価格化が進んでいる.
LSIの品質を保ちつつ,テストコスト... [more]
DC2016-77
pp.17-22
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-30
10:15
大阪 立命館大学大阪いばらきキャンパス オンチップ故障診断のためのLFSRシード生成法
南薗隼人大竹哲史大分大VLD2016-64 DC2016-58
 [more] VLD2016-64 DC2016-58
pp.117-122
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2015-12-03
14:35
長崎 長崎県勤労福祉会館 FPGAテストのための耐ソフトエラーBIST
上田大樹嶋津大地大竹哲史大分大VLD2015-71 DC2015-67
 [more] VLD2015-71 DC2015-67
pp.219-224
DC 2015-02-13
15:20
東京 機械振興会館 階層BIST向けLFSRシード生成法
佐脇光亮大竹哲史大分大DC2014-85
組込み自己テスト(BIST)で用いるテストパターン生成器の一つに線形フィードバックレジスタ(LFSR)がある.
LFS... [more]
DC2014-85
pp.43-48
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-28
15:10
大分 ビーコンプラザ(別府国際コンベンションセンター) クラスタ分析を用いた教師あり学習によるLSIのバーイン不良予測の一手法
鉄川彰吾宮本誠也大竹哲史大分大)・中村芳行ルネサス セミコンダクタ パッケージ&テスト ソリューションズVLD2014-110 DC2014-64
LSIの製造テスト工程には,ウェハテスト,パッケージテスト,バーインテストなどがある.バーインテストには特に費用がかかる... [more] VLD2014-110 DC2014-64
pp.251-256
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-29
08:55
鹿児島 鹿児島県文化センター 遅延故障BIST向けLFSRシード生成法
本田太郎大竹哲史大分大VLD2013-92 DC2013-58
本稿では,遅延故障に対するスキャンBIST向けのLFSRシード生成法を提案する.従来のシード生成法では,故障を検出するテ... [more] VLD2013-92 DC2013-58
pp.227-231
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-29
09:45
鹿児島 鹿児島県文化センター RTL情報を用いた高品質遷移故障テスト生成法
中島寛之大竹哲史大分大VLD2013-94 DC2013-60
大規模集積回路(VLSI)の微細化や高速化に伴い,遅延故障のテストが重要になっている.遅延故障とは,論理ゲートや配線の遅... [more] VLD2013-94 DC2013-60
pp.239-244
DC 2013-06-21
14:15
東京 機械振興会館 制約付きテスト生成を用いたスキャンBISTのLFSRシード生成法
森保孝憲大竹哲史大分大DC2013-11
本稿では,LFSRを用いたスキャンBISTのリシード向けの新しいLFSRシード生成法を提案する.従来のシード生成法は,テ... [more] DC2013-11
pp.7-12
DC 2012-02-13
14:50
東京 機械振興会館 同期式設計から変換されたQDI回路のテスト生成法
内田行紀村田絵理奈良先端大)・大竹哲史大分大/JST)・中島康彦奈良先端大DC2011-83
Quasi-Delay-Insensitive(QDI)設計は非同期式回路の現実的な実現手法の一つとして注目されている.... [more] DC2011-83
pp.43-48
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2011-11-30
11:20
宮崎 ニューウェルシティ宮崎 組込み自己テストにおける温度均一化制御
村田絵理奈良先端大)・大竹哲史大分大/JST)・中島康彦奈良先端大VLD2011-86 DC2011-62
LSI の微細化及び高速化に伴い,製造不良や出荷後の劣化による微小遅延欠陥がチップの信頼性に関わる重要な問題となっている... [more] VLD2011-86 DC2011-62
pp.197-202
ICD
(ワークショップ)
2010-08-16
- 2010-08-18
海外 ホーチミン市百科大学 [招待講演]Circuit Failure Prediction by Field Test (DART) with Delay-Shift Measurement Mechanism
Yasuo SatoSeiji KajiharaKyusyu Institute of Technology)・Michiko InoueTomokazu YonedaSatoshi OhtakeHideo FujiwaraNAIST)・Yukiya MiuraTokyo Metropolitan Univ.
The main task of test had traditionally been screening of ha... [more]
 29件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会