| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| ITS, WBS, RCC (共催) |
2023-12-22 14:25 |
沖縄 | みんなの貸会議室 那覇泉崎店 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
渋滞緩和のためのCMOSアニーリングによる退勤計画最適化 ○長谷川顕登・杉田悠介（日立）・六鹿克彦（アイシン）・家木俊治（アイシン・ソフトウェア）・山岡雅直（日立）  WBS2023-60 ITS2023-43 RCC2023-54 |
交通渋滞は経済損失および環境負荷の観点から深刻な社会問題であり，その解決に向けて様々な計算技術でのアプローチが検討されて... [more] | WBS2023-60 ITS2023-43 RCC2023-54 pp.167-172 |
| SDM, ICD (共催) ITE-IST (連催) [詳細] |
2021-08-17 11:00 |
ONLINE | オンライン開催 | ［招待講演］社会システム最適化に向けたチップ間接続による144kビットCMOSアニーリングプロセッサの開発 ○竹本享史・山本佳生・吉村千尋・真下まゆ美・山岡雅直（日立） SDM2021-31 ICD2021-2 |
[more] | SDM2021-31 ICD2021-2 pp.7-11 |
| SDM, ICD (共催) ITE-IST (連催) [詳細] |
2019-08-07 13:30 |
北海道 | 北海道大学 情報科学院 3F A31 | ［招待講演］大規模な組合せ最適化問題に向けたスケーラブルなCMOSアニーリングプロセッサ ○林 真人・竹本享史・吉村地尋・山岡雅直（日立） SDM2019-36 ICD2019-1 |
本稿ではイジングモデルの基底状態探索を高速に実行するCMOSアニーリングプロセッサについて述べる。CMOSアニーリングプ... [more] | SDM2019-36 ICD2019-1 pp.1-5 |
| SDM, ICD (共催) ITE-IST (連催) [詳細] |
2018-08-08 13:40 |
北海道 | 北海道大学大学院情報科学研究科 M棟M151 | ［招待講演］組合せ最適化問題に適したCMOSアニーリングマシン ○山岡雅直（日立） SDM2018-41 ICD2018-28 |
近い将来、社会で用いられるさまざまなシステムの最適化が必要となるが、 そこでは、組合せ最適化問題を解く技術がキー技術とな... [more] | SDM2018-41 ICD2018-28 p.89 |
| CAS, SIP, MSS, VLD (共催) |
2018-06-15 15:45 |
北海道 | 北海道大学フロンティア応用科学研究棟 | イジング計算機によるスロット配置問題の解法 ○金丸 翔・於久太祐・多和田雅師・田中 宗（早大）・林 真人・山岡雅直（日立）・柳澤政生・戸川 望（早大） CAS2018-31 VLD2018-34 SIP2018-51 MSS2018-31 |
イジング計算機は組合せ最適化問題を物理システムにマッピングすることで， 組合せ最適化問題の準最適解を高速に得ることがで... [more] |
CAS2018-31 VLD2018-34 SIP2018-51 MSS2018-31 pp.161-166 |
| CPSY, DC, IPSJ-ARC (連催) RECONF (併催) [詳細] |
2017-05-23 15:10 |
北海道 | 登別温泉第一滝本館 | ［招待講演］社会システム最適化に向けたCMOSイジングコンピューティングの開発 ○竹本享史・吉村千尋・林 真人・奥山拓哉・田中 咲・山岡雅直（日立） CPSY2017-4 DC2017-4 RECONF2017-21 |
社会システムの最適化で必要となる組合せ最適化問題を効率良く解くために，半導体回路でイジングモデルを模擬したCMOSイジン... [more] | CPSY2017-4 DC2017-4 RECONF2017-21 pp.15-20(CPSY), pp.15-20(DC), pp.111-116(RECONF) |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-29 14:40 |
大阪 | 立命館大学大阪いばらきキャンパス | ［基調講演］IoT時代に向け組合せ最適化問題を効率的に解くCMOSアニーリングマシン ○山岡雅直（日立） VLD2016-59 CPM2016-81 ICD2016-42 IE2016-76 CPSY2016-52 DC2016-53 RECONF2016-49 |
組合せ最適化問題を効率よく解くアーキテクチャとしてイジングモデルを用いたCMOSアニーリングマシンを提案した。CMOSア... [more] | VLD2016-59 CPM2016-81 ICD2016-42 IE2016-76 CPSY2016-52 DC2016-53 RECONF2016-49 pp.91-96(VLD), pp.25-30(CPM), pp.25-30(ICD), pp.25-30(IE), pp.27-32(CPSY), pp.91-96(DC), pp.49-54(RECONF) |
| COMP, IPSJ-AL (連催) |
2016-06-25 13:40 |
石川 | 石川県教育会館 | イジング計算機に向けたグラフ埋め込みアルゴリズム ○奥山拓哉・吉村地尋・林 真人・田中 咲・山岡雅直（日立） COMP2016-11 |
組合せ最適化問題を省電力かつ高速に解くため，イジングモデルの基底状態探索問題に変換して回路動作で解探索するイジング計算機... [more] | COMP2016-11 pp.97-103 |
| ICD | 2015-04-17 14:55 |
長野 | 信州大学 | ［招待講演］エネルギー効率を1800倍高めたCMOSアニーリングを用いた組み合わせ最適化問題向け20kスピンイジングチップ ○山岡雅直・吉村地尋・林 真人・奥山拓哉・青木秀貴・水野弘之（日立） ICD2015-13 |
組合せ最適化問題を効率よく解くアーキテクチャとしてイジングモデルを用いた計算機を提案し、20kスピンを含んだイジング計算... [more] | ICD2015-13 pp.63-68 |
| ICD | 2010-04-22 11:15 |
神奈川 | 湘南工大 | 直列レプリカビット線技術を使用した40nm低電力SRAM ○小松成亘・山岡雅直（日立）・森本薫夫・前田徳章・島崎靖久（ルネサステクノロジ）・長田健一（日立） ICD2010-4 |
微細化に伴うVth ばらつきの増加によって、SRAM のアクセス遅延が増加し問題となっている。センスアンプ起動タイミング... [more] | ICD2010-4 pp.17-21 |
| ICD | 2009-04-13 15:40 |
宮城 | 大観荘（宮城県松島町） | ［パネル討論］低電圧システム向けに有望なメモリ技術は何か? ○日高秀人（ルネサステクノロジ）・山岡雅直（日立）・宮野信冶（東芝）・秋山 悟（日立）・杉林直彦（NEC）・川嶋将一郎（富士通マイクロエレクトロニクス）・尾坂匡隆（パナソニック） ICD2009-4 |
SOC向けの低電圧メモリは混載SRAMが主流であるが、微細化に伴い、ロジックコア電圧に追随した低電圧化の困難化、待機電力... [more] | ICD2009-4 p.19 |
| ICD | 2008-04-17 10:15 |
東京 | 機械振興会館 | ［招待講演］NMOSおよびPMOSの基板バイアスを個別制御した65nm SRAM ○山岡雅直（日立）・前田徳章・島崎靖久（ルネサステクノロジ）・長田健一（日立） ICD2008-2 |
NMOSとPMOSの基板バイアスを個別制御するSRAMモジュールを提案した。このSRAMモジュールでは、メモリセルのリー... [more] | ICD2008-2 pp.7-12 |
| ICD | 2006-04-14 13:00 |
大分 | 大分大学 | ［特別招待講演］バッテリ機器向け低電力・低電圧SRAM回路技術 ○山岡雅直（日立） |
携帯機器向けのプロセッサでは、混載SRAMの電力がプロセッサ全体の電力に与える影響が大きく、低電力混載SRAM回路技術が... [more] | ICD2006-17 pp.91-96 |
| ICD, SDM (共催) |
2005-08-18 16:20 |
北海道 | 函館国際ホテル | [パネルディスカッション] サブ50-nm時代の切り札、SOI ～ SOIがBulkに勝てる技術はこれだ！ ～ 榎本忠儀（中大）・○道関隆国（NTT）・有本和民（ルネサステクノロジ）・井田次郎（OKI）・一法師隆志（ルネサステクノロジ）・三木和彦（東芝）・山岡雅直（日立）・吉見 信（SOITEC） |
(事前公開アブストラクト) SOI技術のパネル討論会 [more] | SDM2005-142 ICD2005-81 pp.85-90 |
| ICD | 2005-04-14 09:30 |
福岡 | 福岡システムLSI 総合開発センター | 書き込みマージンを増加させた低電力SoC向け混載SRAM ○山岡雅直（日立）・前田徳章（ルネサステクノロジ）・篠崎義弘（日立超LSIシステムズ）・島崎靖久・新居浩二・島田 茂・柳沢一正（ルネサステクノロジ）・河原尊之（日立） |
低電力SoCの消費電力はモバイル機器の電池寿命に大きく影響する。現在のSoCは多くのSRAMモジュールを混載しており、S... [more] | ICD2005-2 pp.7-12 |
| ICD | 2004-12-16 10:00 |
広島 | 広島大学 東広島キャンパス | D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル ○山岡雅直・長田健一・伊藤清夫・土屋龍太・河原尊之（日立） |
FD-SOIの一種であるD2G-SOIというトランジスタ構造を用いて、低電力SoCに最適な2種類のSRAMメモリセルを提... [more] | ICD2004-183 pp.1-5 |
[研究会発表申込システムのトップページに戻る]