電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 49件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-13
11:20
愛媛 愛媛県男女共同参画センター A New ATPG-based Logic Optimization Method by Removing the Redundant Multiple Faults
Peikun WangAmir Masaud GharehbaghiMasahiro FujitaThe Univ. of Tokyo
 [more]
VLD, IPSJ-SLDM
(連催)
2019-05-15
15:25
東京 東京工業大学 大岡山キャンパス SRAM-Based Synthesis for Multi-Output Gates
Xingming LeAmir Masoud GharehbaghiMasahiro FujitaThe Univ. of Tokyo
 [more] VLD2019-4
pp.25-30
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2019-01-30
11:20
神奈川 慶応義塾大学 日吉キャンパス 来往舎 多重縮退故障用インクリメンタルテストパターン自動生手法
王 培坤ガラバギ アミル マサウド藤田昌宏東大
 [more] VLD2018-74 CPSY2018-84 RECONF2018-48
pp.13-18
VLD, IPSJ-SLDM
(連催)
2018-05-16
13:30
福岡 北九州国際会議場 Partial logic synthesis by using sum of products or product of sums based quantified boolean formulae
Xiaoran HanAmir Masoud GharehbaghiMasahiro FujitaUTokyo
 [more] VLD2018-1
pp.1-5
ICD 2018-04-20
13:50
東京 機械振興会館 [招待講演]結晶性酸化物半導体FETを用いたメモリLSI
小山 潤関 貴子八窪裕人大下 智古谷一馬石津貴彦熱海知昭安藤善範松林大介加藤 清奥田 高半導体エネルギー研)・藤田昌宏東大)・山﨑舜平半導体エネルギー研
c軸配向結晶性In-Ga-Zn 酸化物半導体 (CAAC-IGZO)を用いたFETは6yA/μm(85℃)という極めて小... [more] ICD2018-12
pp.47-52
VLD, IPSJ-SLDM
(連催)
2017-05-10
13:30
福岡 北九州国際会議場 RTL設計時のECOのためのテンプレートを用いたC記述合成手法
王 勤浩木村悠介ガラバギ アミル マスード藤田昌宏東大
C言語ベース設計において、レジスタ転送レベル(RTL)設計時にエンジニアリング・チェンジ・オーダー(ECO)が発生し、論... [more] VLD2017-1
pp.1-6
ICD 2017-04-21
13:50
東京 機械振興会館 [依頼講演]60nm CAAC-IGZO FETと65nm CMOSを組み合わせて作成した組み込みメモリとARM Cortex-M0コア
大貫達也磯部敦生安藤善範岡本 悟加藤 清半導体エネルギー研)・T R YewChen Bin LinJ Y WuChi Chang ShuaiShao Hui WuUnited Microelectronics Corporation)・James MyersARM)・Klaus DopplerNokia Technologies)・藤田昌宏東大)・山崎舜平半導体エネルギー研
 [more] ICD2017-17
pp.89-93
VLD, CAS, MSS, SIP
(共催)
2016-06-16
10:10
青森 弘前市立観光館 単一故障用テストパターンでは不十分な場合を考慮した多重縮退故障用テストパターン自動生成手法
ムーア コンラッド ジンヨンガラバギ アミル マスード藤田昌宏東大
年々製造される回路が大きく高密度になっているので、産業界で用いられている単一故障発見のためのATPG手法だけでは多重故障... [more] CAS2016-3 VLD2016-9 SIP2016-37 MSS2016-3
pp.13-18
ICD 2015-04-17
10:50
長野 信州大学 [招待講演]Vt キャンセル書込方法を用いた結晶性In-Ga-Zn Oxide FETによる128kb 4bit/cell 不揮発性メモリ
松嵜隆徳大貫達也長塚修平井上広樹石津貴彦家田義紀坂倉真之熱海知昭塩野入 豊加藤 清奥田 高山元良高半導体エネルギー研)・藤田昌宏東大)・小山 潤山崎舜平半導体エネルギー研
c軸配向した結晶性In-Ga-Zn oxide (CAAC-IGZO) FETを用いたnonvolatile oxide... [more] ICD2015-9
pp.39-44
ICD, SDM
(共催)
2014-08-04
15:45
北海道 北海道大学 情報教育館(札幌市) [招待講演]180nm結晶性酸化物半導体トランジスタを用いた1.5-clock backup/2.5-clock restoreとゼロ・スタンバイ・パワーを実現する32bit CPU
小山 潤磯部敦生田村 輝加藤 清王丸拓郎上杉 航石津貴彦大嶋和晃鈴木康太筒井直昭熱海知昭塩野入 豊前橋幸男半導体エネルギー研)・藤田昌宏東大)・山崎舜平半導体エネルギー研
極低オフ電流である結晶性酸化物半導体、特にC軸配向結晶性In-Ga-Zn 酸化物半導体 (CAAC-IGZO)を用いたト... [more] SDM2014-70 ICD2014-39
pp.45-50
IPSJ-SLDM, VLD
(連催)
2012-05-30
15:45
福岡 北九州国際会議場 潜在的な依存関係を利用した高位設計デバッグ支援手法
小野翔平松本剛史藤田昌宏東大
高位合成技術の導入が進むにしたがって、高位設計に対する検証とデバッグの重要性が高まりつつある。 本稿では、単一のバグを含... [more] VLD2012-4
pp.19-24
IPSJ-SLDM, VLD
(連催)
2012-05-31
11:20
福岡 北九州国際会議場 誤差を有するシステムのシミュレーション結果に対する統計的解析とそのハードウェアによる高速化
大島浩資小野翔平松本剛史藤田昌宏東大
変数値に誤差を有するシステムの解析手法として,統計的モデル検査を利用することができる.統計的モデル検査においてはシミュレ... [more] VLD2012-10
pp.55-60
VLD 2012-03-06
15:05
大分 ビーコンプラザ 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法
吉田浩章藤田昌宏東大/JST
高位合成技術を利用した設計手法では抽象度の高い動作レベル記述によって設計を行うため,高い生産性をもたらすことが可能である... [more] VLD2011-128
pp.49-54
RECONF 2011-05-13
09:15
北海道 北海道大学工学部B3棟 FPGAを用いたSmith-Waterman Algorithmの高速化
福井 啓藤田昌宏東大
Smith-Waterman Algorithm は遺伝子配列やプロテイン配列のアラインメントに用いられる. 未知の遺伝... [more] RECONF2011-12
pp.67-72
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2010-11-29
13:50
福岡 九州大学医学部百年講堂 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法
吉田浩章藤田昌宏東大/JST
SoCでは高性能・高電力効率を両立するため,複数のプロセッサに加えて多数の特定用途アクセ... [more] VLD2010-58 DC2010-25
pp.7-12
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2010-11-29
14:10
福岡 九州大学医学部百年講堂 発見的手法に基づくスケーラブルなインクリメンタル高位合成
小野翔平東大)・吉田浩章藤田昌宏東大/JST
近年のVLSIの大規模化・複雑化に伴い、高い抽象度で設計を記述することで
高い設計生産性を実現可能な高位合成手法の導入... [more]
VLD2010-59 DC2010-26
pp.13-18
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2010-11-30
11:05
福岡 九州大学医学部百年講堂 高性能SoCプロトタイプのFPGA実装方式の検討
谷田英生東大)・吉田浩章藤田昌宏東大/JST
SoCの大規模化と開発期間短縮に伴い,FPGAによるプロトタイプ実装が行われる機会が増加している.また,今後のSoCの実... [more] VLD2010-68 DC2010-35
pp.79-84
DC 2010-06-25
16:15
東京 機械振興会館 製造後デバッグのための入出力シーケンススライシング手法
李 蓮福松本剛史藤田昌宏東大
 [more] DC2010-13
pp.31-36
VLD 2010-03-11
11:15
沖縄 沖縄県男女共同参画センター 潜在的多様性を考慮したプログラマブルハードウェアの高位合成手法
吉田浩章藤田昌宏東大/JST
SoCの開発コスト増大と開発期間短縮に伴い,製造故障や設計誤りの製造後修正を可能とする技術の重要性が増している.最近にな... [more] VLD2009-110
pp.67-72
DC 2010-02-15
11:00
東京 機械振興会館 ハードウェアデバッグ支援のためのエラー入出力トレースの上位レベル設計における再現手法
李 蓮福西原 祐松本剛史東大)・藤田昌宏東大/JST
 [more] DC2009-69
pp.25-30
 49件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会