お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年7月開催)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 20件中 1~20件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
RECONF 2015-06-20
14:25
京都 京都大学 汎用スイッチ構造を持つタイル型PLAセルの提案
南里昌志村上広祐室岡大二郎平田拓哉董 青中武繁寿北九州市大RECONF2015-23
 [more] RECONF2015-23
pp.125-130
VLD 2015-03-02
14:55
沖縄 沖縄県青年会館 集合対間配線手法と混合整数計画法に基づく対称配線手法
伊藤正人董 青中武繁寿北九州市大VLD2014-157
本稿では、アナログレイアウトで頻出する対称配線問題に限定し、高い配線率を実現する配線手法を提案する。左右完全対称な配線問... [more] VLD2014-157
pp.25-30
VLD 2015-03-04
09:15
沖縄 沖縄県青年会館 トランジスタ・アレイ方式に基づくPLLの設計及び評価に関する考察
三浦祐樹南里昌志董 青中武繁寿北九州市大VLD2014-175
トランジスタ・アレイ(TA)方式とは、単一トランジスタをアレイ状に敷き詰めたパターンの上で、アナログレイアウトを実現する... [more] VLD2014-175
pp.123-128
IE, ICD, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2014-10-02
13:50
宮城 東北大学 さくらホール 低電力プログラマブル遅延素子と遅延同期回路を用いた製造後クロックスキュー調整手法
室岡大二郎張 宇董 青中武繁寿北九州市大VLD2014-62 ICD2014-55 IE2014-41
 [more] VLD2014-62 ICD2014-55 IE2014-41
pp.13-18
CS, CAS, SIP
(共催)
2014-03-06
13:50
大阪 大阪市立大学 学術情報総合センター 聴診法による血圧測定の可視化に関する考察
越智信仁大塚雄祐・○香月佑介李 明玉董 青中武繁寿北九州市大)・児玉裕美鷹居樹八子岡田なぎさ産業医科大CAS2013-107 SIP2013-153 CS2013-120
コロトコフ音聴診による血圧測定は、医療従事者にとって必要不可欠な技能であるが、聴診・加圧・減圧・視認など同時複合の作業が... [more] CAS2013-107 SIP2013-153 CS2013-120
pp.97-102
IE, ICD, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2013-10-08
11:25
青森 弘前大学 コラボ弘大 多段階チャネル長分解型のプログラマブル遅延素子を伴う遅延同期回路
張 宇李 明玉董 青・○中武繁寿北九州市大)・楊 波設計アルゴリズム研VLD2013-59 ICD2013-83 IE2013-59
遅延可変素子は、
様々な種類の高速集積回路において主に遅延補正やスキュー調整などの目的に利
用されている。
この論... [more]
VLD2013-59 ICD2013-83 IE2013-59
pp.71-76
IE, ICD, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2013-10-08
11:50
青森 弘前大学 コラボ弘大 リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計
陳 功李 明玉董 青中武繁寿北九州市大)・楊 波設計アルゴリズム研VLD2013-60 ICD2013-84 IE2013-60
集積回路のナノスケール製造プロセスでは、
レイアウト依存効果(Layout Dependent Effect, LDE... [more]
VLD2013-60 ICD2013-84 IE2013-60
pp.77-82
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2012-11-28
09:25
福岡 九州大学百年講堂 Routability-oriented Common-Centroid Capacitor Array Generation
Jing LiBo YangDesign Algorithm Lab.)・○Qing DongShigetoshi NakatakeUniv. of KitakyushuVLD2012-89 DC2012-55
本論文では、高い相対精度を要求されるオンチップ容量のレイアウト生成手法について述べる。製造プロセスのばらつきに起因するシ... [more] VLD2012-89 DC2012-55
pp.171-175
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-19
10:15
岩手 ホテルルイズ(盛岡)【変更】 A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage
Gong ChenYu ZhangQing DongShigetoshi NakatakeUniv. of Kitakyushu)・Bo YangJing LiDesign Algorithm Lab.VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73
本研究では、1.2V 9 ビット/10MSps 逐次比較型ADC を高精度化するためのプリチャージ方法を提案す
る。提... [more]
VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73
pp.49-53
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-19
14:30
岩手 ホテルルイズ(盛岡)【変更】 幾何学計画法によるSRAMマクロ合成手法
張 宇董 青中武繁寿北九州市大)・楊 波李 静設計アルゴリズム研VLD2012-54 SIP2012-76 ICD2012-71 IE2012-78
本研究では、幾何学計画法(Geometric Programming) に基づき、超微細プロセスにおける6T-SRAM ... [more] VLD2012-54 SIP2012-76 ICD2012-71 IE2012-78
pp.77-82
IPSJ-SLDM, VLD
(連催)
2012-05-31
10:20
福岡 北九州国際会議場 GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案
陳 功張 宇楊 波董 青中武繁寿北九州市大VLD2012-8
低電力アナログ回路設計においては、STI ストレスによる電流ばらつきは無視できない。この論文では、
プリアンプとラッチ... [more]
VLD2012-8
pp.43-48
VLD 2011-09-26
14:00
福島 会津大学 産学イノベーションセンター(UBIC) 3Dシアター A transistor-level symmetrical layout generation method for analog device
Bo YangQing DongJing LiShigetoshi NakatakeUniv. of KitakyushuVLD2011-40
 [more] VLD2011-40
pp.1-4
VLD 2011-09-26
14:25
福島 会津大学 産学イノベーションセンター(UBIC) 3Dシアター CMOS Op-amp Circuit Synthesis with Geometric Programming Models for Layout-Dependent Effects
Yu ZhangGong ChenQing DongJing LiBo YangShigetoshi NakatakeUniv. of KitakyushuVLD2011-41
 [more] VLD2011-41
pp.5-10
VLD 2011-03-02
16:20
沖縄 沖縄県男女共同参画センター CMOSナノワットBGR回路のプロセス移行の制約再利用に関する考察
陳 功・○陰 徳龍楊 波董 青李 静中武繁寿北九州市大VLD2010-123
 [more] VLD2010-123
pp.43-47
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2010-12-01
13:55
福岡 九州大学医学部百年講堂 構造化アナログレイアウト方式及び低電力設計向けトランジスタ・チャネル分割に関する解析
楊 波董 青李 静中武繁寿北九州市大VLD2010-79 DC2010-46
 [more] VLD2010-79 DC2010-46
pp.161-166
CAS, MSS, VLD, SIP
(共催)
2010-06-21
11:40
北海道 北見工大 レイアウト構造を意識したばらつきモデル化及びそのオペアンプ設計における検証
篠原宏太日高美穂子董 青李 静中武繁寿北九州市大CAS2010-7 VLD2010-17 SIP2010-28 CST2010-7
微細化・低電圧化が進むアナログ集積回路の開発においては、
トランジスタ特性のばらつき解析が重要となる。
本研究では、... [more]
CAS2010-7 VLD2010-17 SIP2010-28 CST2010-7
pp.37-41
VLD, IPSJ-SLDM
(連催)
2010-05-20
14:20
福岡 北九州国際会議場 D/A変換回路を利用した電流源ばらつきモデリング手法
劉 博董 青楊 波中武繁寿北九州市大VLD2010-10
 [more] VLD2010-10
pp.85-89
VLD 2010-03-10
13:55
沖縄 沖縄県男女共同参画センター 規則バルク構造に基づくアナログマクロレイアウト生成手法
楊 波・○董 青李 静中武繁寿北九州市大VLD2009-100
 [more] VLD2009-100
pp.7-12
VLD, CAS, SIP
(共催)
2008-06-27
10:35
北海道 北海道大学 高等教育機能開発センター 数理計画法に基づく大規模配置最適化枠組みの提案
董 青楊 波李 静中武繁寿北九州市大CAS2008-23 VLD2008-36 SIP2008-57
 [more] CAS2008-23 VLD2008-36 SIP2008-57
pp.25-29
VLD, ICD
(共催)
2008-03-05
15:20
沖縄 沖縄県男女共同参画センター ソフトモジュールを含むアナログフロアプラン手法の提案
村田健太朗佐々木一也董 青李 静中武繁寿北九州市大VLD2007-142 ICD2007-165
MOSアナログ設計では、低電圧化が進むにつれ、トランジスタサイズが増大し、トランジスタモジュールのレイアウト構成が多様化... [more] VLD2007-142 ICD2007-165
pp.31-36
 20件中 1~20件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会