電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 13件中 1〜13件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
SDM 2016-01-28
15:20
東京 機械振興会館 [招待講演]次世代垂直磁化MTJを用いた高速・低消費電力のキャッシュメモリ階層技術を持つノーマリーオフプロセッサ
池上一隆野口紘希高谷 聡鎌田親義天野 実安部恵子櫛田桂一北川英二落合隆夫下村尚治才田大輔川澄 篤原 浩幸伊藤順一藤田 忍東芝
MTJをキャッシュメモリに応用することで、プロセッサの消費電力を大幅に低減することが期待されている。しかし、10 ns以... [more] SDM2015-126
pp.27-30
SDM, ICD
(共催)
2015-08-24
10:55
熊本 熊本市 [招待講演]TFET(トンネルトランジスタ)のコンパクトモデル実装と超低消費電力回路応用検討
田中千加外園 明安達甘奈後藤正和近藤佳之杉崎絵美子藤松基彦原 浩幸宮野信治櫛田桂一川中 繁東芝
 [more] SDM2015-59 ICD2015-28
pp.11-13
ICD 2015-04-17
12:40
長野 信州大学 [招待講演]キャッシュメモリ向け垂直磁化型STT-MRAMの低電力化技術
野口紘希池上一隆櫛田桂一安部恵子板井翔吾高谷 聡田中千加鎌田親義天野 実北川英二下村尚治川澄 篤原 浩幸伊藤順一藤田 忍東芝
 [more] ICD2015-10
pp.45-50
SDM 2015-01-27
14:50
東京 機械振興会館 [招待講演]次世代垂直磁化MTJと非対称磁場補正技術を用いたキャッシュメモリ向け低電力高密度STT-MRAM
池上一隆野口紘希鎌田親義天野 実安部恵子櫛田桂一落合隆夫下村尚治板井翔吾才田大輔田中千加川澄 篤原 浩幸伊藤順一藤田 忍東芝
近年のプロセッサにおける性能向上はキャッシュメモリの増大に頼っている。しかしながら、従来のキャッシュメモリでは、SRAM... [more] SDM2014-142
pp.29-32
ICD 2014-04-18
11:20
東京 機械振興会館 [依頼講演]27%動作電力削減と85%リーク削減を実現する2電源SRAM用ビット線電力計算回路およびデジタル制御リテンション回路
櫛田桂一橘 文彦平林 修武山泰久川澄 篤鈴木 東仁木祐介静野観椰子佐々木慎一矢部友章畝川康夫東芝
2電源SRAMの動作電力およびリーク電力を低減するビット線電力計算回路およびデジタル制御リテンション回路を提案した。ビッ... [more] ICD2014-13
pp.65-70
ICD 2013-04-12
13:30
茨城 産業技術総合研究所 つくばセンター [招待講演]統計手法を利用した極低電圧SRAM向けセンスアンプタイミング生成回路
川澄 篤武山泰久平林 修櫛田桂一橘 文彦仁木祐介佐々木慎一矢部友章東芝
SRAMの消費電力を低減させるためには,低電圧動作が有効である.低電圧化に伴ってトランジスタのランダムばらつきの影響が大... [more] ICD2013-18
pp.91-96
ICD 2013-04-12
14:20
茨城 産業技術総合研究所 つくばセンター [依頼講演]ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム
静野観椰子橘 文彦平林 修武山泰久川澄 篤櫛田桂一鈴木 東仁木祐介佐々木慎一矢部友章畝川康夫東芝
動作条件に応じてSRAMの消費電力低減を実現するビット線電力計算器とデジタル制御リテンション回路を提案した。ビット線電力... [more] ICD2013-19
pp.97-102
ICD 2011-04-19
09:55
兵庫 神戸大学 瀧川記念館 [依頼講演]デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路
仁木祐介川澄 篤鈴木 東武山泰久平林 修櫛田桂一橘 文彦藤村勇樹矢部友章東芝
SRAMの消費電力を低減させるためには,低電圧で動作させることが有効である.しかしながら,低電圧化に伴ってトランジスタの... [more] ICD2011-9
pp.49-54
ICD 2010-04-22
09:00
神奈川 湘南工大 [招待講演]SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm2セル低電圧コンフィギュラブルSRAM
藤村勇樹平林 修佐々木貴彦鈴木 東川澄 篤武山泰久櫛田桂一深野 剛片山 明仁木祐介矢部友章東芝
本稿では、32nm High-k Metal Gate CMOSプロセスにて0.149μm2セルを用い開発した低電圧コン... [more] ICD2010-1
pp.1-6
ICD 2009-04-14
10:15
宮城 大観荘(宮城県松島町) [依頼講演]レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nmCMOSプロセス0.179μm2セル2電源SRAM
藤村勇樹平林 修川澄 篤鈴木 東武山泰久櫛田桂一佐々木貴彦片山 明深野 剛中里高明志津木 康串山夏樹矢部友章東芝
デバイススケーリングによる素子特性ばらつき増大への対策として,ロジック電源より200mV高いメモリセル専用電源を導入し,... [more] ICD2009-5
pp.21-26
ICD 2008-04-17
09:25
東京 機械振興会館 [招待講演]非対称ユニットβレシオセルを用いた0.7V,1GHz動作45nm SRAMマクロ
佐々木貴彦川澄 篤矢部友章武山泰久平林 修櫛田桂一東芝)・東畑晃史東芝マイクロエレクトロニクス)・片山 明深野 剛藤村勇樹大塚伸朗東芝
$0.7V$単一電源により$1GHz$動作する$64kB$SRAMマクロを開発した [1] 。$45nm$テクノロジーを... [more] ICD2008-1
pp.1-6
SIP, ICD, IE, IPSJ-SLDM
(共催)
2005-10-20
15:50
宮城 作並温泉一の坊 ECC内蔵メモリマクロにおけるDFT技術
櫛田桂一大塚伸朗平林 修武山泰久東芝
ECC回路を内蔵したメモリマクロにおいて、ECC搭載に伴うテストコスト増加を回避するDFT技術を開発した。新しい方式では... [more] SIP2005-111 ICD2005-130 IE2005-75
pp.95-100
ICD, SDM
(共催)
2005-08-18
15:45
北海道 函館国際ホテル レプリカセルバイアス技術を用いた低リークSRAMマクロ
平林 修武山泰久大竹博之櫛田桂一大塚伸朗東芝
(事前公開アブストラクト) モバイル用SoCの消費電力削減には、スタンドバイ時のSRAMリーク電流削減が重要であり、その... [more] SDM2005-141 ICD2005-80
pp.79-84
 13件中 1〜13件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会