お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 10件中 1~10件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
HWS, VLD
(共催) [詳細]
2020-03-06
11:20
沖縄 沖縄県青年会館
(開催中止,技報発行あり)
ハードウェアアクセラレータ内蔵仮想化対応トラフィック監視システムの開発
池田奈美子右近祐太大輝晶子吉田周平新田高庸NTTVLD2019-127 HWS2019-100
NFV/SDN等の仮想化技術の進展に伴い、仮想マシン(VM)等を用いた様々なサービスが提案されおり、それらのサービスを提... [more] VLD2019-127 HWS2019-100
pp.191-196
SIP, CAS, MSS, VLD
(共催)
2017-06-20
15:30
新潟 新潟大学五十嵐キャンパス 中央図書館ライブラリーホール 演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価
右近祐太佐藤真平高橋篤司東工大CAS2017-23 VLD2017-26 SIP2017-47 MSS2017-23
データセンタにおいて想定されるサービスには高い精度を必要とせず,かつ計算量の多い処理が多数ある.そのため,少ないリソース... [more] CAS2017-23 VLD2017-26 SIP2017-47 MSS2017-23
pp.119-124
CPSY, RECONF, VLD
(共催)
IPSJ-SLDM, IPSJ-ARC
(共催)
(連催) [詳細]
2017-01-25
09:25
神奈川 慶大日吉キャンパス 典型的な回路を用いた近似演算における入力系列の演算精度への影響の調査
佐藤真平右近祐太高橋篤司東工大VLD2016-95 CPSY2016-131 RECONF2016-76
集積回路において,可変レイテンシを仮定すると回路はタイミングエラーが発生する可能性のあるクロッ
ク周期で動作させること... [more]
VLD2016-95 CPSY2016-131 RECONF2016-76
pp.165-170
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-30
10:55
大阪 立命館大学大阪いばらきキャンパス CCNルータのためのコンテンツのネーム長による分割ハッシュテーブルと平衡木によるFIBの構築
島崎健太早大)・右近祐太宮崎昭彦NTT)・津田俊隆中里秀則戸川 望早大VLD2016-65 DC2016-59
従来の IP ネットワークはユーザ・サーバ間通信を基本とし,サーバに負担が集中する問題がある.加えて, IP ルータはユ... [more] VLD2016-65 DC2016-59
pp.123-128
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-29
14:10
鹿児島 鹿児島県文化センター 共有型マルチFPGAシステムに向けた動的再配置手法と評価
右近祐太大塚卓哉青木 孝関原悠介宮崎昭彦NTTVLD2013-100 DC2013-66
近年,ビッグデータの解析や画像処理などといった高負荷なサービスをデータセンタ等で集約的に行うことが期待されており,
シ... [more]
VLD2013-100 DC2013-66
pp.281-286
VLD 2012-03-07
14:35
大分 ビーコンプラザ FPGA上に実現した可変レイテンシ回路の性能評価
右近祐太安藤健太高橋篤司阪大VLD2011-141
現在ICTの基盤となっている集積回路は常に高性能化が求められている.
現在の集積回路の主流方式では, クロックをフリ... [more]
VLD2011-141
pp.127-132
VLD 2011-03-04
13:10
沖縄 沖縄県男女共同参画センター ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価
井上雅文東工大)・右近祐太高橋篤司阪大VLD2010-141
通常の同期式回路設計では,回路内で遅延エラーの発生を許容しないため,フリップフロップ間の信号伝搬遅延の最大値(最大遅延)... [more] VLD2010-141
pp.147-152
VLD 2011-03-04
13:35
沖縄 沖縄県男女共同参画センター FPGA上に実現した可変レイテンシ回路の動作検証
右近祐太阪大)・井上雅文東工大)・高橋篤司谷口研二阪大VLD2010-142
 [more] VLD2010-142
pp.153-158
VLD 2010-03-12
10:25
沖縄 沖縄県男女共同参画センター エラー検出回復方式における加算器の性能評価
右近祐太阪大)・井上雅文東工大)・高橋篤司谷口研二阪大VLD2009-121
クロック同期方式の中で主流となっている完全同期方式では,フリップフロップ間の最大遅延がクロック周期の下限を与えるため,回... [more] VLD2009-121
pp.133-137
ICD 2009-12-14
13:30
静岡 静岡大学(浜松) [ポスター講演]加算器におけるクロック周期に応じた遅延エラー率の評価
右近祐太高橋篤司谷口研二阪大ICD2009-91
現在のデジタル回路の多くは大域的なクロックを用いた同期回路である.クロック同期回路における設計では,回路の高性能化のため... [more] ICD2009-91
pp.77-81
 10件中 1~10件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会