研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 14:15 |
福岡 |
九州大学百年講堂 |
SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法 ○阿部晋矢・史 又華(早大)・宇佐美公良(芝浦工大/早大)・柳澤政生・戸川 望(早大) VLD2012-82 DC2012-48 |
動的複数電源電圧と配線遅延を高位合成に統合するプラットフォームとして,Adaptive Voltages Huddle-... [more] |
VLD2012-82 DC2012-48 pp.135-140 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 14:30 |
福岡 |
九州大学百年講堂 |
超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析 ○安西祥生・工藤 優・太田裕也・太田一輝・宇佐美公良(芝浦工大) VLD2012-99 DC2012-65 |
65nmプロセスで設計されたプロセッシングエレメントの演算回路を超低電圧で動作させ、その際の遅延時間及び消費電力の実測を... [more] |
VLD2012-99 DC2012-65 pp.231-236 |
VLD |
2012-03-07 13:20 |
大分 |
ビーコンプラザ |
動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討 ○早川勇輝・宇佐美公良(芝浦工大) VLD2011-138 |
本稿では、動的リコンフィギャラブルプロセッサの消費エネルギーを削減するDVFS (Dynamically Voltage... [more] |
VLD2011-138 pp.109-114 |
VLD |
2012-03-07 15:15 |
大分 |
ビーコンプラザ |
遺伝的プログラミングを用いたグラウンドバウンス低減にむけたパワースイッチ駆動回路生成の検討 ○宮内 誠・工藤 優・太田雄也・宇佐美公良(芝浦工大) VLD2011-142 |
リーク電力を低減するパワーゲーティング技術には、グラウンドバウンスノイズが発生する問題がある。本研究では、各パワースイッ... [more] |
VLD2011-142 pp.133-138 |
VLD |
2012-03-07 16:05 |
大分 |
ビーコンプラザ |
パワースイッチの基板電圧選択制御によるサブスレッショルド回路のリークエネルギー低減化 ○三橋 遼・工藤 優・太田雄也・宇佐美公良(芝浦工大) VLD2011-144 |
リークエネルギーを低減する技術の一つであるパワーゲーティング(PG)は、挿入するパワースイッチ(PS)の閾値にリークエネ... [more] |
VLD2011-144 pp.145-150 |
VLD, CPSY, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2012-01-25 14:55 |
神奈川 |
慶応義塾大学 日吉キャンパス |
多電源可変パイプラインルータにおける電源ドメインサイズの解析 ○中村武雄・松谷宏紀(慶大)・鯉渕道絋(NII)・宇佐美公良(芝浦工大)・天野英晴(慶大) VLD2011-99 CPSY2011-62 RECONF2011-58 |
我々はメニーコアにおけるネットワークオンチップ(Network-on-Chip)を低消費電力化するために多電源可変パイプ... [more] |
VLD2011-99 CPSY2011-62 RECONF2011-58 pp.49-54 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 11:20 |
宮崎 |
ニューウェルシティ宮崎 |
トランジェントグリッチエネルギーを低減するパワーゲーティングの回路方式の検討 ○太田雄也・工藤 優・宇佐美公良(芝浦工大) VLD2011-90 DC2011-66 |
論理セル単位でパワーゲーティング(Power Gating,以下PG)を行う細粒度PGでは、スリープ状態への移行時と復帰... [more] |
VLD2011-90 DC2011-66 pp.221-226 |
RECONF |
2011-09-26 10:45 |
愛知 |
名古屋大学(NCES) |
低電力アクセラレータCMA-1におけるウェーブパイプラインの適用 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴(慶大)・中村 宏(東大)・宇佐美公良(芝浦工大)・並木美太郎(東京農工大)・近藤正章(電通大) RECONF2011-22 |
CMA-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され、レジスタを持たないデータ幅24... [more] |
RECONF2011-22 pp.1-6 |
DC, CPSY (併催) |
2011-07-29 09:00 |
鹿児島 |
かごしま県民交流センター |
細粒度パワーゲーティングを適用した演算モジュールの構成方式に関する研究 ○王 蔚涵(慶大)・太田雄也(芝浦工大)・雷 チョウ・石井義史(慶大)・宇佐美公良(芝浦工大)・天野英晴(慶大) CPSY2011-9 |
CMOS 回路の微細化に伴うリーク電力の増大に対応するために,我々の研究室は共同研究として細粒度 のランタイムパワーゲー... [more] |
CPSY2011-9 pp.1-6 |
MSS, CAS, VLD, SIP (共催) |
2011-07-01 10:50 |
沖縄 |
沖縄県青年会館 |
[パネル討論]システムと信号処理サブソの新たな展開を目指して 石浦菜岐佐(関西学院大)・牧野光則(中大)・宇佐美公良(芝浦工大)・山田 功(東工大)・平石邦彦(北陸先端大)・山口真悟(山口大)・○中村正樹(富山県立大) CAS2011-22 VLD2011-29 SIP2011-51 MSS2011-22 |
[more] |
CAS2011-22 VLD2011-29 SIP2011-51 MSS2011-22 p.127 |
IPSJ-SLDM, VLD (連催) |
2011-05-18 15:45 |
福岡 |
北九州国際会議場 |
[招待講演]ゲーティング技術の最新動向 ○宇佐美公良(芝浦工大) VLD2011-4 |
LSIの低消費電力化を実現する上で代表的な技術が、クロックゲーティングとパワーゲーティングである。本講演では、この2つの... [more] |
VLD2011-4 pp.19-24 |
RECONF |
2011-05-13 10:45 |
北海道 |
北海道大学工学部B3棟 |
低電力アクセラレータSLD-1にけるアプリケーションプログラムの最適化 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴(慶大)・中村 宏(東大)・宇佐美公良(芝浦工大)・並木美太郎(東京農工大)・近藤正章(電通大) RECONF2011-15 |
SLD-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され,レジスタを持たないデータ幅24... [more] |
RECONF2011-15 pp.85-90 |
VLD |
2011-03-02 15:30 |
沖縄 |
沖縄県男女共同参画センター |
細粒度パワーゲーティングにおける履歴に基づいたスリープ制御方式の検討と評価 ○武藤徹也・宇佐美公良(芝浦工大) VLD2010-121 |
電源遮断を行うことでリーク電力を低減する細粒度パワーゲーティングでは、低電力効果が表れる最少スリープ時間である損益分岐点... [more] |
VLD2010-121 pp.31-36 |
RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-17 14:10 |
神奈川 |
慶應義塾大学日吉キャンパス |
動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法 ○山本辰也(芝浦工大)・弘中和衛(慶大)・早川勇輝(芝浦工大)・木村優之・天野英晴(慶大)・宇佐美公良(芝浦工大) VLD2010-92 CPSY2010-47 RECONF2010-61 |
本稿では、動的リコンフィギャラブルプロセッサの消費エネルギーを削減するための動的電源切替手法について述べる。各PEに接続... [more] |
VLD2010-92 CPSY2010-47 RECONF2010-61 pp.49-54 |
RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 14:50 |
神奈川 |
慶應義塾大学日吉キャンパス |
超低電力アクセラレータSLD(Silent Large Datapath) の提案 ○安田好宏・小崎信明・木村優之・齊藤貴樹・池淵大輔・天野英晴(慶大)・中村 宏(東大)・宇佐美公良(芝浦工大)・並木美太郎(東京農工大)・近藤正章(電通大) VLD2010-109 CPSY2010-64 RECONF2010-78 |
Silent Large Datapath (SLD) は組み込み機器向けの低消費電力アクセラレータである.動的リコンフ... [more] |
VLD2010-109 CPSY2010-64 RECONF2010-78 pp.169-174 |
RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 15:10 |
神奈川 |
慶應義塾大学日吉キャンパス |
超低電力アクセラレータSLD(Silent Large Datapath)の実機評価 ○小崎信明・安田好宏・齊藤貴樹・池淵大輔・木村優之・天野英晴(慶大)・中村 宏(東大)・宇佐美公良(芝浦工大)・並木美太郎(東京農工大)・近藤正章(電通大) VLD2010-110 CPSY2010-65 RECONF2010-79 |
近年,モバイル機器の高機能化に伴い,高性能かつ低電力なアクセラレータに対する要求が高まっている.これを達成するための手段... [more] |
VLD2010-110 CPSY2010-65 RECONF2010-79 pp.175-180 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-30 14:15 |
福岡 |
九州大学医学部百年講堂 |
動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案 ○武田清大・金 均東・中村 宏(東大)・宇佐美公良(芝浦工大) VLD2010-70 DC2010-37 |
パワーゲーティング回路向けのゲート遅延解析法を提案する.提案手法では動的タイミング解析に基づく論理ゲートのスイチンッグ情... [more] |
VLD2010-70 DC2010-37 pp.93-98 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-12-01 14:50 |
福岡 |
九州大学医学部百年講堂 |
超低電圧領域における最適加算器アーキテクチャの検討 ○小西奈緒・工藤 優・宇佐美公良(芝浦工大) VLD2010-81 DC2010-48 |
65nmプロセスにおいて論理合成したいくつかの24bit加算器アーキテクチャをレイアウトし、抽出した配線容量を用いて回路... [more] |
VLD2010-81 DC2010-48 pp.173-178 |
VLD, IPSJ-SLDM (連催) |
2010-05-20 13:30 |
福岡 |
北九州国際会議場 |
細粒度パワーゲーティングにおける損益分岐時間の温度依存性モデルと温度適応型制御 ○宇佐美公良・橋田達徳(芝浦工大) VLD2010-8 |
[more] |
VLD2010-8 pp.73-78 |
VLD |
2010-03-10 14:20 |
沖縄 |
沖縄県男女共同参画センター |
サブスレッショルド領域での動作に向けたレベルシフタ回路構造の検討 ○石崎智尋・小山 慧・宇佐美公良(芝浦工大) VLD2009-101 |
[more] |
VLD2009-101 pp.13-18 |