| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
システム・アーキテクチャ研究会 (IPSJ-ARC) (検索条件: 2017年度)
「from:2017-11-06 to:2017-11-06」による検索結果
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:25 |
熊本 | くまもと県民交流館パレア | On Avoiding Test Data Corruption by Optimal Scan Chain Grouping ○Yucong Zhang・Stefan Holst・Xiaoqing Wen・Kohei Miyase・Seiji Kajihara（KIT）・Jun Qian（AMD）  VLD2017-42 DC2017-48 |
[more] | VLD2017-42 DC2017-48 pp.91-94 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:50 |
熊本 | くまもと県民交流館パレア | SATソルバを用いた低消費電力向けテストパタン圧縮手法について ○松永裕介（九大） VLD2017-43 DC2017-49 |
本稿ではSATソルバを用いた低消費電力向けテストパタン圧縮手法の提案を行 う． 基本となるアイデアは，元の制... [more] |
VLD2017-43 DC2017-49 pp.95-99 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:00 |
熊本 | くまもと県民交流館パレア | 可変パイプラインCGRAの実チップ評価 ○安藤尚輝・小島拓也・天野英晴（慶大） RECONF2017-40 |
[more] | RECONF2017-40 pp.19-24 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:25 |
熊本 | くまもと県民交流館パレア | グリッチ削減のためのパイプライン構造の最適化 ○小島拓也・安藤尚輝・奥原 颯・天野英晴（慶大） RECONF2017-41 |
CGRA(Coarse Grained Reconfigurable Array)ではエネルギー効率を高めるために複数の... [more] | RECONF2017-41 pp.25-30 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:50 |
熊本 | くまもと県民交流館パレア | Face-down積層型3次元FPGAの性能評価 ○明石啓司郎・尼崎太樹・趙 謙・飯田全広・久我守弘・末吉敏則（熊本大） RECONF2017-42 |
次元FPGA(Field programmable Gate Array) は微細化とは異なる方法で集積度，遅延を改善す... [more] | RECONF2017-42 pp.31-36 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:30 |
熊本 | くまもと県民交流館パレア | β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 ○進藤佑司・瀬戸謙修・傘 昊（東京都市大） VLD2017-44 DC2017-50 |
β展開に基づくAD変換器のデジタル回路部の面積削減手法を提案する。既存手法のデジタル回路部は、ルックアップテーブル(LU... [more] | VLD2017-44 DC2017-50 pp.101-104 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:55 |
熊本 | くまもと県民交流館パレア | MIMO-OFDM無線通信における信号分離のためのパイプライン型逆行列演算回路のアーキテクチャ検討 ○今川隆司（立命館大）・池下貴大・筒井 弘・宮永喜一（北大） VLD2017-45 DC2017-51 |
無線通信の高速化を目的としたMIMO のストリーム数やOFDM のサブキャリア数の増加に伴って，信号分離に要する計算量が... [more] | VLD2017-45 DC2017-51 pp.105-108 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 11:20 |
熊本 | くまもと県民交流館パレア | 多数決関数を用いた並列プレフィックス加算器の実現と最適化 ○松本大輝・柳澤政生・木村晋二（早大） VLD2017-46 DC2017-52 |
近年のFPGAやポストCMOSデバイスでは，3入力の多数決演算を効率よく実現でき，3入力の多数決演 算に基づく回路構成法... [more] | VLD2017-46 DC2017-52 pp.109-114 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:30 |
熊本 | くまもと県民交流館パレア | Stochastic Number Generation with Internal Signals of Peripheral Logic Circuits ○Naoya Kubota・Maki Fujiha・Hideyuki Ichihara・Tsuyoshi Iwagaki・Tomoo Inoue（Hiroshima City Univ.） VLD2017-47 DC2017-53 |
ストカスティックコンピューティング(SC)は確率的な演算手法であり，故障耐性が高いことや演算に必要な素子数が少ないことか... [more] | VLD2017-47 DC2017-53 pp.115-120 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:55 |
熊本 | くまもと県民交流館パレア | 静的な定数を係数とする乱数生成器を使用しないストカスティック論理回路 ○多和田雅師・柳澤政生・戸川 望（早大） VLD2017-48 DC2017-54 |
LSI設計技術が向上するにつれ消費電力の増加が無視できない問題となっている．演算の正確性を下げることで消費電力を削減する... [more] | VLD2017-48 DC2017-54 pp.121-124 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 11:20 |
熊本 | くまもと県民交流館パレア | IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計 ○神原東風・大谷航平・四柳浩之・橋爪正樹（徳島大） VLD2017-49 DC2017-55 |
IC内に発生する断線故障の増加が問題となっている. これまでに我々はCMOS論理回路内の信号線における断線故障を検出す... [more] |
VLD2017-49 DC2017-55 pp.125-130 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:30 |
熊本 | くまもと県民交流館パレア | FPGAのためのC-to-OpenCLトランスレータの試作 ○胡濱良樹・窪田昌史・谷川一哉・弘中哲夫（広島市大） RECONF2017-43 |
FPGAアクセラレータの設計方法の一つにOpenCLを用いた設計手法がある．OpenCLを用いたFPGAアクセラレータの... [more] | RECONF2017-43 pp.37-42 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:55 |
熊本 | くまもと県民交流館パレア | FBDで記述された産業用制御演算向けFPGAオーバーレイアーキテクチャ ○瀬川泰誠・柴田裕一郎・田中雅晴・森本賢一・丸田英徳（長崎大）・黒川不二雄（長崎総合科学大） RECONF2017-44 |
本論文では，FBD (Function Block Diagram)言語で記述された産業用制御 ロジックのFPGA実装... [more] |
RECONF2017-44 pp.43-48 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 11:20 |
熊本 | くまもと県民交流館パレア | MCU-FPGA複合システムによるIoT向けプラットフォームと無線コンフィギュレーションの可能性の検証 ○鈴木涼太・中條拓伯（東京農工大） RECONF2017-45 |
組込みシステムで使用されるMCU (Micro Control Unit) には近年，無線LAN 等の通信機能を持つ品種... [more] | RECONF2017-45 pp.49-54 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:00 |
熊本 | くまもと県民交流館パレア | ［招待講演］機械学習で切り開く新しいリソグラフィ・DFM技術 ○松縄哲明（東芝メモリ） VLD2017-50 DC2017-56 |
[more] | VLD2017-50 DC2017-56 p.131 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:00 |
熊本 | くまもと県民交流館パレア | 自己校正可能な低電源電圧動作ヒステリシスコンパレータ ○齋藤 匠・小松 聡（東京電機大） CPM2017-80 ICD2017-39 IE2017-65 |
低電源電圧で動作し、オフセット電圧の自己校正が可能なヒステリシスコンパレータ回路を提案した。提案 回路は校正用のMOS... [more] |
CPM2017-80 ICD2017-39 IE2017-65 pp.3-7 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:25 |
熊本 | くまもと県民交流館パレア | 超低電力ボディバイアス調節機構の実チップ評価 ○奥原 颯・ベンアメド アクラム・天野英晴（慶大） CPM2017-81 ICD2017-40 IE2017-66 |
[more] | CPM2017-81 ICD2017-40 IE2017-66 pp.9-14 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:50 |
熊本 | くまもと県民交流館パレア | NAND型フラッシュメモリとReRAMで構成されるハイブリッドSSD向け低電力動作可能な昇圧回路 ○鈴木健太・鶴見洸太・竹内 健（中大） CPM2017-82 ICD2017-41 IE2017-67 |
[more] | CPM2017-82 ICD2017-41 IE2017-67 pp.15-20 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:00 |
熊本 | くまもと県民交流館パレア | 高基数STL法を用いたFPGA向き指数関数計算法 ○藤原康史・高木一義・高木直史（京大） RECONF2017-46 |
IEEE754-2008 標準で推奨されている倍精度浮動小数点指数関数の正確丸めを保証するFPGA 向きの計算 法を提... [more] | RECONF2017-46 pp.55-59 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 13:25 |
熊本 | くまもと県民交流館パレア | Zynq上のプロセッサ‐ロジック間のストリーム接続のトレードオフ評価 ○國川大輝・小森和希・泉 知論（立命館大） RECONF2017-47 |
[more] | RECONF2017-47 pp.61-66 |
[研究会発表申込システムのトップページに戻る]