研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 10:55 |
広島 |
サテライトキャンパスひろしま |
ニューラルネットワークを用いたランダムキャプチャセーフテストベクトル生成について ○越智小百合・三澤健一郎・細川利典・山内ゆかり・新井雅之(日大) VLD2018-51 DC2018-37 |
実速度スキャンテストにおいて,過度のキャプチャ消費電力はIRドロップを引き起こし,誤テストにより歩留り損失が発生する.キ... [more] |
VLD2018-51 DC2018-37 pp.89-94 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 11:20 |
広島 |
サテライトキャンパスひろしま |
2^nRRR:高度な並び替えにより誤り耐性を強化したストカスティック数複製器 ○石川遼太・多和田雅師・柳澤政生・戸川 望(早大) VLD2018-52 DC2018-38 |
ニューラルネットワークなどの機械学習アプリケーションや画像処理アプリケーションでは,回路をハードウェアに実装する際,回路... [more] |
VLD2018-52 DC2018-38 pp.95-100 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 10:30 |
広島 |
サテライトキャンパスひろしま |
FPGA向けメニーコアのメモリアーキテクチャ探索の事例研究 ○白國誠也(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大) VLD2018-53 DC2018-39 |
高性能な組込みシステム開発において,メニーコアのFPGA実装が注目され始めている.FPGA向けメニーコアでは,限られた資... [more] |
VLD2018-53 DC2018-39 pp.101-106 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 10:55 |
広島 |
サテライトキャンパスひろしま |
GPU向けOpenCLプログラムのマルチコア上での実行方式の改良 ○宮崎貴史・左 隼人・北條直久(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大) VLD2018-54 DC2018-40 |
[more] |
VLD2018-54 DC2018-40 pp.107-111 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 11:20 |
広島 |
サテライトキャンパスひろしま |
FPGA搭載NICへの40 Gbit/s対応無効DNSパケット自動応答回路の実装によるDNSコンテンツサーバのCPU使用率抑制 ○大輝晶子・八田彩希・川村智明(NTT)・山崎晃嗣(NTT-AT)・羽田野孝裕・宮崎昭彦・新田高庸(NTT) VLD2018-55 DC2018-41 |
汎用サーバ上で動作するDNSソフトで実現したDNSコンテンツサーバのCPU使用率抑制と性能向上を目的として、管理外のドメ... [more] |
VLD2018-55 DC2018-41 pp.113-118 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:00 |
広島 |
サテライトキャンパスひろしま |
[招待講演]AI専用ハードを横目に見ながらやるべきこと ○中島康彦(奈良先端大) CPSY2018-37 |
これまで開発してきた,図形表示専用計算機、ベクトルVLIW融合型スパコン、計算再
利用、異種命令混在実行CPU、ディペ... [more] |
CPSY2018-37 pp.3-8 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:00 |
広島 |
サテライトキャンパスひろしま |
TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減 ○平井智士・四柳浩之・橋爪正樹(徳島大) VLD2018-56 DC2018-42 |
ICの新たな集積方法として,TSV(Through-Silicon-Via)を用いた3次元積層技術が注目されている.
... [more] |
VLD2018-56 DC2018-42 pp.119-124 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:25 |
広島 |
サテライトキャンパスひろしま |
論理BISTのテスト電力制御手法とTEG評価について ○加藤隆明(九工大)・王 森レイ(愛媛大)・佐藤康夫・梶原誠司(九工大) VLD2018-57 DC2018-43 |
スキャンベースの論理BISTでは,過度のテスト時消費電力が問題となる.一方,電力削減は故障検出率向上及びテスト時間削減と... [more] |
VLD2018-57 DC2018-43 pp.125-130 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:50 |
広島 |
サテライトキャンパスひろしま |
自動生成パターンの微小遅延故障検査用回路への適用性検討 ○谷口公貴・四柳浩之・橋爪正樹(徳島大) VLD2018-58 DC2018-44 |
集積回路の高集積化に伴い,回路内において微小遅延故障が顕在化している.微小遅延故障の検査手法として,TDC(Time-t... [more] |
VLD2018-58 DC2018-44 pp.131-136 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 14:15 |
広島 |
サテライトキャンパスひろしま |
スキャンパス合成に利用可能なセグメントのレジスタ転送レベル探索 ○湯浅 将・岩垣 剛・市原英行・井上智生(広島市大) VLD2018-59 DC2018-45 |
[more] |
VLD2018-59 DC2018-45 pp.137-142 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:00 |
広島 |
サテライトキャンパスひろしま |
論理暗号化に対するSAT攻撃の効率的なアルゴリズムについて ○松永裕介(九大)・吉村正義(京都産大) VLD2018-60 DC2018-46 |
[more] |
VLD2018-60 DC2018-46 pp.143-148 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:25 |
広島 |
サテライトキャンパスひろしま |
モンテカルロ木探索とギブスサンプリング法を用いたモチーフ抽出問題のハイブリッド解法 ○湯浅佑介・永山 忍・稲木雅人・若林真一(広島市大) VLD2018-61 DC2018-47 |
[more] |
VLD2018-61 DC2018-47 pp.149-154 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:50 |
広島 |
サテライトキャンパスひろしま |
変分混合ガウスモデルアクセラレータ設計のための変分推論アルゴリズムの解析 ○西本宏樹・中田 尚・中島康彦(奈良先端大) VLD2018-62 DC2018-48 |
[more] |
VLD2018-62 DC2018-48 pp.155-160 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 14:00 |
広島 |
サテライトキャンパスひろしま |
3重実装・光再構成型ゲートアレイVLSI ○吉永 透・渡邊 実(静岡大) RECONF2018-43 |
[more] |
RECONF2018-43 pp.51-54 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 14:25 |
広島 |
サテライトキャンパスひろしま |
ロボット制御アルゴリズムのFPGAへの実装 ○髙木雄介・渡邊 実(静岡大)・佐野健太郎(理研) RECONF2018-44 |
[more] |
RECONF2018-44 pp.55-60 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 14:55 |
広島 |
サテライトキャンパスひろしま |
スローウェーブ伝送線路におけるグランド構造の設計指針 ○小林知広・天川修平・吉田 毅・藤島 実(広島大) CPM2018-88 ICD2018-49 IE2018-67 |
ミリ波CMOS回路においてスローウェーブ伝送線路はその高い位相定数を持つという特性から信号の結合分離を行うデバイスに用い... [more] |
CPM2018-88 ICD2018-49 IE2018-67 pp.3-7 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 15:20 |
広島 |
サテライトキャンパスひろしま |
ミリ波帯CMOS低雑音増幅回路設計 ○竹川響弥・天川修平・吉田 毅・藤島 実(広島大) CPM2018-89 ICD2018-50 IE2018-68 |
[more] |
CPM2018-89 ICD2018-50 IE2018-68 pp.9-12 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 15:45 |
広島 |
サテライトキャンパスひろしま |
平坦な周波数特性を有するミリ波帯CMOS増幅回路の設計法 ○香原翔太・天川修平・吉田 毅・藤島 実(広島大) CPM2018-90 ICD2018-51 IE2018-69 |
ミリ波帯の応用技術として広い通信帯域を利用した高速無線通信が期待されている.これを実現するためにはミリ波帯で動作する広帯... [more] |
CPM2018-90 ICD2018-51 IE2018-69 pp.13-16 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 15:55 |
広島 |
サテライトキャンパスひろしま |
非均質マルチコアにおける可変並列度タスクの低消費エネルギー化スケジューリング ○西川広記・島田佳奈(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大) VLD2018-63 DC2018-49 |
[more] |
VLD2018-63 DC2018-49 pp.171-176 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 16:20 |
広島 |
サテライトキャンパスひろしま |
通信時間を考慮した並列タスクのスケジューリング ○島田佳奈(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大) VLD2018-64 DC2018-50 |
[more] |
VLD2018-64 DC2018-50 pp.177-182 |