| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 14:15 |
大阪 | 立命館大学大阪いばらきキャンパス | 高位合成を用いた3次元立体音響プロセッサの設計 ○大平裟耶・土屋尚暉・松村哲哉（日大）  RECONF2016-40 |
高品位な音響システムが様々な分野で我々の生活様式に浸透している．近年，パラメトリックスピーカによる超指向性音響機能を用い... [more] | RECONF2016-40 pp.1-6 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-30 13:45 |
大阪 | 立命館大学大阪いばらきキャンパス | 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法 ○石川大輔・瀬戸謙修（東京都市大） VLD2016-69 DC2016-63 |
高位合成を用いてアクセラレータを設計する際の、通信最適化手法を提案する。既存の高位合成向けメモリアクセス最適化手法は通信... [more] | VLD2016-69 DC2016-63 pp.147-152 |
| NS | 2016-10-20 13:50 |
兵庫 | 姫路・西はりま地場産業センター | 仮想エッジルータにおいて100Gbps級転送性能を達成するハードウェアアクセラレータを用いたパケット処理分散配備方式 ○西山聡史・金子 斉・工藤伊知郎（NTT） NS2016-90 |
キャリア網のサービスエッジルータ機能を汎用サーバで実現しマイグレーションを可能とする仮想エッジルータにおいて，汎用プロセ... [more] | NS2016-90 pp.13-18 |
| DC | 2016-06-20 15:15 |
東京 | 機械振興会館 | テスト容易化機能的時間展開モデル生成のためのテスト容易化バインディング法 ○佐藤 護・細川利典・増田哲也・西間木 淳（日大）・藤原秀雄（阪学院大） DC2016-14 |
データパスを対象とした効率的なテスト生成手法として，テスト容易化機能的時間展開モデルを用いたテスト生成法が提案されている... [more] | DC2016-14 pp.25-30 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 14:30 |
福岡 | 北九州国際会議場 | DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法 ○寺田晃太朗・柳澤政生・戸川 望（早大） VLD2016-4 |
半導体の微細化に伴い，配線遅延が相対的に増大している問題が顕著化し，高位合成段階で配線遅延を考慮する必要がある．レジスタ... [more] | VLD2016-4 pp.41-46 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 14:55 |
福岡 | 北九州国際会議場 | レジスタの耐放射線性を考慮したスケジューリング問題に関する一検討 ○井上恵介（金沢高専）・金子峰雄（北陸先端大） |
本稿では耐放射線性を有するアプリケーション特化型集積回路(ASIC)の高位設計について議論する。自然界に存在する放射線の... [more] | |
| VLD | 2016-02-29 15:00 |
沖縄 | 沖縄県青年会館 | Erlangによる組込みシステムの制御記述からの高位合成 ○竹林 陽・石浦菜岐佐・東 香実（関西学院大）・吉田信明・神原弘之（京都高度技研） VLD2015-114 |
本稿では, Erlang のサブセットにより組込みシステムの制御を記述し, そこからハードウェアを自動合成する手法を提案... [more] | VLD2015-114 pp.19-24 |
| VLD | 2016-02-29 15:50 |
沖縄 | 沖縄県青年会館 | コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 ○呉 政訓・金子峰雄（北陸先端大） VLD2015-116 |
近年，半導体デバイスの微細化が進み，それに伴ったソフトエラーによるVLSIの信頼性低下が問題となっている．本研究では，単... [more] | VLD2015-116 pp.31-36 |
| VLD | 2016-03-01 15:10 |
沖縄 | 沖縄県青年会館 | フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装 ○藤原晃一・川村一志・五十嵐啓太・柳澤政生・戸川 望（早大） VLD2015-127 |
近年，様々なアプリケーションに対しFPGAの利用が急速拡大するに伴って，FPGA向け高位合成の需要が高まっている． F... [more] |
VLD2015-127 pp.93-98 |
| VLD, CPSY, RECONF (共催) IPSJ-SLDM, IPSJ-ARC (共催) (連催) [詳細] |
2016-01-21 13:25 |
神奈川 | 慶應義塾大学 日吉キャンパス | 動的遅延ばらつきに対する適応性を考慮したフロアプラン指向高位合成手法の検討 ○井川昂輝・柳澤政生・戸川 望（早大） VLD2015-105 CPSY2015-137 RECONF2015-87 |
本稿では，動的遅延ばらつき対する適応性を考慮した高位合成手法を提案する．製造ばらつきに対して提案されたマルチシナリオ高位... [more] | VLD2015-105 CPSY2015-137 RECONF2015-87 pp.209-214 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 17:35 |
長崎 | 長崎県勤労福祉会館 | 配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法 ○藤原晃一・川村一志・柳澤政生・戸川 望（早大） VLD2015-54 DC2015-50 |
FPGAでは近年プロセスの微細化が進み，配線遅延とクロックスキューが回路の動作周波数を著しく悪くする恐れがある． 従っ... [more] |
VLD2015-54 DC2015-50 pp.99-104 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 09:20 |
長崎 | 長崎県勤労福祉会館 | ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケジューリングアルゴリズム ○猪谷孝太・岩垣 剛・市原英行・井上智生（広島市大） VLD2015-60 DC2015-56 |
本稿では，4相2線式非同期システムの高位合成におけるスケジューリング問題について議論する．高位合成の入力として与えられる... [more] | VLD2015-60 DC2015-56 pp.147-152 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 09:45 |
長崎 | 長崎県勤労福祉会館 | 高位合成における分散制御のデータフローグラフ境界を越えた拡張 ○清水美帆・石浦菜岐佐（関西学院大） VLD2015-61 DC2015-57 |
本稿では, 不定サイクル演算を含むデータフローグラフの効率的な実行時スケジューリングを可能にする分散制御を, 複数のデー... [more] | VLD2015-61 DC2015-57 pp.153-158 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 10:10 |
長崎 | 長崎県勤労福祉会館 | コンポーネント間近接制約を考慮した耐ソフトエラーデータパス合成 ○呉 政訓・金子峰雄（北陸先端大） VLD2015-62 DC2015-58 |
近年，半導体デバイスの微細化が進み，それに伴ったソフトエラーによるVLSIの信頼性の低下が問題となっている．本研究では，... [more] | VLD2015-62 DC2015-58 pp.159-164 |
| VLD | 2015-03-03 10:20 |
沖縄 | 沖縄県青年会館 | 整数線形計画法による高面積効率耐ソフトエラーデータパス回路合成 ○呉 政訓・金子峰雄（北陸先端大） VLD2014-164 |
近年，半導体デバイスの微細化が進み，それに伴ったソフトエラーによるVLSI の信頼性の低下が問題となっている．これに対し... [more] | VLD2014-164 pp.67-72 |
| VLD | 2015-03-03 11:35 |
沖縄 | 沖縄県青年会館 | 上流と下流からの挟み撃ち設計検証手法 ○石野禎将（三菱電機マイコン機器ソフトウエア） VLD2014-167 |
いつでも回路を変更できるFPGAは検証が疎かになる傾向にあり，不具合収束の長期化を招いている．一方で，ASIC並みの網羅... [more] | VLD2014-167 pp.85-89 |
| DC | 2015-02-13 14:55 |
東京 | 機械振興会館 | 階層テスト容易化高位合成におけるスケジューリングの一手法 ○西間木 淳・細川利典（日大）・藤原秀雄（阪学院大） DC2014-84 |
著者らは先に，コントロールデータフローグラフを利用した階層テストにおいて，階層テスト可能演算器数を増加させるための階層テ... [more] | DC2014-84 pp.37-42 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 14:45 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | FPGAの配線遅延特性を利用したフロアプラン指向高位合成手法 ○藤原晃一・柳澤政生・戸川 望（早大） VLD2014-85 DC2014-39 |
近年，画像処理や通信プロトコル処理などデータを高速処理する必要がある場面で，高位合成を利用し た FPGA 設計が増加し... [more] | VLD2014-85 DC2014-39 pp.99-104 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 15:10 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | HDRアーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法 ○井川昂輝・阿部晋矢・柳澤政生・戸川 望（早大） VLD2014-86 DC2014-40 |
半導体プロセスの継続的な微細化により，製造ばらつきや配線遅延がLSI設計に与える影響が増加している．これらに対し，製造ば... [more] | VLD2014-86 DC2014-40 pp.105-110 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 17:05 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 耐ソフトエラーデータパス回路の最適設計のためのチェック変数選択 ○呉 政訓・金子峰雄（北陸先端大） VLD2014-90 DC2014-44 |
近年，半導体デバイスの微細化が進み，それに伴ったソフトエラーによるLSIの信頼性の低下が問題となっている．本稿では，高位... [more] | VLD2014-90 DC2014-44 pp.129-134 |
[研究会発表申込システムのトップページに戻る]