| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| CAS, SIP, MSS, VLD, SIS (共催) [詳細] |
2014-07-09 13:40 |
北海道 | 北海道大学 | Weighted Dominating Sets and Induced Matchings in Orthogonal Ray Graphs ○Asahi Takaoka・Satoshi Tayu・Shuichi Ueno（Tokyo Inst. of Tech.）  CAS2014-10 VLD2014-19 SIP2014-31 MSS2014-10 SIS2014-10 |
[more] | CAS2014-10 VLD2014-19 SIP2014-31 MSS2014-10 SIS2014-10 pp.45-48 |
| CAS, SIP, MSS, VLD, SIS (共催) [詳細] |
2014-07-11 13:00 |
北海道 | 北海道大学 | CEGAR法を用いたLUT回路のブーリアンマッチングの高速化手法 ○松永裕介（九大） CAS2014-38 VLD2014-47 SIP2014-59 MSS2014-38 SIS2014-38 |
本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを調べるブーリアンマッチングの高速化手法について... [more] | CAS2014-38 VLD2014-47 SIP2014-59 MSS2014-38 SIS2014-38 pp.201-206 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-01-29 13:45 |
神奈川 | 慶応義塾大学 日吉キャンパス | LUT回路のブーリアンマッチング手法について ○松永裕介（九大） VLD2013-127 CPSY2013-98 RECONF2013-81 |
本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを 調べるブーリアンマッチングの高速化手法に... [more] |
VLD2013-127 CPSY2013-98 RECONF2013-81 pp.149-154 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-20 15:35 |
福岡 | 北九州国際会議場 | 粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討 ○松山和憲・山口良一・佐藤嘉晃・三浦 大・古賀正紘・井上万輝・尼崎太樹・飯田全広・末吉敏則（熊本大） RECONF2007-33 |
粒度可変論理セルVGLC（Variable Grain Logic Cell）はアプリケーション中の演算にあわせて 粒... [more] |
RECONF2007-33 pp.7-12 |
[研究会発表申込システムのトップページに戻る]