| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 10:55 |
青森 | 弘前大学 コラボ弘大 | 2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案 ○今井 雅（弘前大）・米田友洋（NII）  VLD2013-47 ICD2013-71 IE2013-47 |
要求-応答ハンドシェイクに基づいて動作する非同期式回路の代表的なハンドシ... [more] | VLD2013-47 ICD2013-71 IE2013-47 pp.7-12 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 10:55 |
福岡 | 九州大学百年講堂 | 束データ方式による非同期式パイプライン回路を対象とした動作合成手法 ○濱田尚宏・齋藤 寛（会津大） VLD2012-77 DC2012-43 |
本稿では，束データ方式による非同期式パイプライン回路を対象とした動作合成手法の提案を行う．提案手法は，二つの方針で束デー... [more] | VLD2012-77 DC2012-43 pp.105-110 |
| IPSJ-SLDM, VLD (連催) |
2012-05-31 10:55 |
福岡 | 北九州国際会議場 | 束データ方式による非同期式回路のFPGA設計支援ツールセットの構築 ○滝澤恵多郎・飯塚 成・齋藤 寛（会津大） VLD2012-9 |
本稿では，FPGA への実装を対象とした非同期式回路の設計支援ツールセットを提案する．提案するツールセットでは，束データ... [more] | VLD2012-9 pp.49-54 |
| DC | 2012-02-13 14:50 |
東京 | 機械振興会館 | 同期式設計から変換されたQDI回路のテスト生成法 ○内田行紀・村田絵理（奈良先端大）・大竹哲史（大分大/JST）・中島康彦（奈良先端大） DC2011-83 |
Quasi-Delay-Insensitive（QDI）設計は非同期式回路の現実的な実現手法の一つとして注目されている．... [more] | DC2011-83 pp.43-48 |
| RECONF | 2011-05-12 14:20 |
北海道 | 北海道大学工学部Ｂ３棟 | 束データ方式による非同期式回路のFPGA実装とその性能評価 ○岡部 忠（都立産技研センター） RECONF2011-7 |
非同期式設計は消費電力・不要輻射ノイズ・クロックスキュー等の同期式設計に内在した諸問題を解決することができ近年注目を集め... [more] | RECONF2011-7 pp.37-42 |
| RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 13:30 |
神奈川 | 慶應義塾大学日吉キャンパス | ［招待講演］FPGAを対象とした束データ方式による非同期式回路の設計 ○齋藤 寛（会津大） VLD2010-107 CPSY2010-62 RECONF2010-76 |
本稿では，始めに，FPGAを対象とした非同期式回路の研究を紹介する．次に，束データ方式による非同期式回路を，市販のFPG... [more] | VLD2010-107 CPSY2010-62 RECONF2010-76 pp.157-162 |
| RECONF | 2010-09-17 10:15 |
静岡 | 静岡大学(工学部2号館) | 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成 ○石原翔太・土屋亮人・小松与志也・張山昌論・亀山充隆（東北大） RECONF2010-33 |
非同期式回路はクロックツリーによる消費電力がないため，低稼働率の部分回路において電力効率が良い．一方，同期式回路は非同期... [more] | RECONF2010-33 pp.91-95 |
| DC | 2010-06-25 13:30 |
東京 | 機械振興会館 | C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法 ○岩田大志・大竹哲史・井上美智子・藤原秀雄（奈良先端大） DC2010-8 |
VLSIの大規模，高速化に伴い，大域クロックの分配が困難になるなどの問題が顕在化しており， それらの問題を解決する手段... [more] |
DC2010-8 pp.1-6 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-02 10:40 |
高知 | 高知市文化プラザ | GALSシステムにおける非同期バスのFPGAによる実装 ○堀 武宏・中村次男・冬爪成人・笠原 宏・田中照夫（東京電機大） CPM2009-135 ICD2009-64 |
非同期式回路では同期式回路で課題となっている消費電力やノイズの抑制・高速処理およびクロックスキューなどの諸問題を解決する... [more] | CPM2009-135 ICD2009-64 pp.7-12 |
| CPSY, DC (併催) |
2009-08-04 - 2009-08-05 |
宮城 | フォレスト仙台 | 高信頼オンチップ非同期データ転送技術に関する一検討 ○鬼沢直哉・松本 敦・羽生貴弘（東北大）・米田友洋（NII） DC2009-18 |
本稿ではチップ内におけるプロセスや温度・電源電圧などの環境のばらつき下で正しく動作する, 多値電流モード(MVCM)回路... [more] | DC2009-18 pp.1-6 |
| VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-30 14:45 |
神奈川 | 慶応義塾大学(日吉) | GALSシステムにおける非同期バスの実装 ○堀 武宏・中村次男・冬爪成人・笠原 宏・田中照夫（東京電機大） VLD2008-120 CPSY2008-82 RECONF2008-84 |
非同期式回路では同期式回路で発生する消費電力・速度・ノイズ・クロックスキューなどの問題を解決することができるが、その性質... [more] | VLD2008-120 CPSY2008-82 RECONF2008-84 pp.171-176 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-19 11:15 |
福岡 | 北九州学術研究都市 | マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減 ○高田幸永・今井 雅・中村 宏・南谷 崇（東大） VLD2008-90 DC2008-58 |
今後増大すると予測されている遅延変動の対処法の1つとして，2線2相式非同期設計がある．しかし2線式回路は回路量が大きく，... [more] | VLD2008-90 DC2008-58 pp.183-188 |
| NC | 2008-11-08 13:00 |
佐賀 | 佐賀大学 | ［招待講演］時間領域情報処理による脳型集積システム ○森江 隆・田中秀樹・厚地泰輔・是角圭祐・中田一紀（九工大） NC2008-68 |
我々は従来より，パルス変調信号により時間領域で積和演算および任意非線形変換が行える「アナログ・デジタル融合回路アーキテク... [more] | NC2008-68 pp.55-60 |
| DC, CPSY (共催) |
2008-04-23 16:45 |
東京 | 東大・武田ホール | 非同期式回路に基づく耐劣化故障性実現に関する考察 ○米田友洋（NII）・今井 雅（東大）・松本 敦・羽生貴弘（東北大）・中村祐一（NEC） CPSY2008-10 DC2008-10 |
半導体プロセス技術の進歩に伴い，大規模でディペンダブルなVLSIを実現する上で，今までにないようなタイプの故障が問題とな... [more] | CPSY2008-10 DC2008-10 pp.55-60 |
| VLD, ICD (共催) |
2008-03-07 10:05 |
沖縄 | 沖縄県男女共同参画センター | 動的電圧制御をする自己同期型プロセッサ ○曽我部 拓・池田 誠・浅田邦博（東大） VLD2007-158 ICD2007-181 |
クロック同期回路では、PVTぱらつきが大きくなるにつれて信頼性が低下し、遅延マージンが大きくなってきている。終了検出型の... [more] | VLD2007-158 ICD2007-181 pp.13-18 |
| ED, SDM (共催) |
2007-06-25 13:00 |
海外 | Commodore Hotel Gyeongju Chosun, 慶州， 韓国 | ［招待講演］Requirements for Thin Film Transistor Circuits on Plastic ○Mitsutoshi Miyasaka・Hiroyuki Hara・Nobuo Karaki・Satoshi Inoue（Seiko Epson） |
[more] | |
| CPSY, DC (共催) |
2006-04-14 11:10 |
東京 | 東大武田ホール | Hazard Checking of Asynchronous Circuits: A New Approach ○Frederic Beal（Tokyo Inst. of Tech.）・Tomohiro Yoneda（NII）・Chris Myers（Univ. of Utah） |
We present a new framework to express the semantics of async... [more] | CPSY2006-5 DC2006-5 pp.25-30 |
| VLD, ICD, DC, IPSJ-SLDM (共催) |
2005-11-30 16:35 |
福岡 | 北九州国際会議場 | 遅延変動特性を考慮したタイミング信号設計方式に関する検討 ○今井 雅・渡邊孝一・近藤正章・中村 宏・南谷 崇（東大） |
VLSI製造加工技術の進歩に伴い素子の微細化・システムの大規模化・低電源電 圧化が進んでおり、様々な要因による遅延変動... [more] |
VLD2005-59 ICD2005-154 DC2005-36 pp.31-36 |
| VLD, ICD, DC, IPSJ-SLDM (共催) |
2005-11-30 17:00 |
福岡 | 北九州国際会議場 | bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計 ○渡邊孝一・今井 雅・近藤正章・中村 宏・南谷 崇（東大） |
VLSIテクノロジの進歩に伴い、遅延変動が深刻となっている。 2線2相非同期式回路はbit単位の遅延変動に強いが、1線... [more] |
VLD2005-60 ICD2005-155 DC2005-37 pp.37-42 |
| SCE | 2004-10-22 10:30 |
東京 | 機械振興会館 | BDDに基づくSFQ論理回路の新しい実現方法 ○西海尚伸・伊藤真紀・吉川信行（横浜国大）・小畑幸嗣・高木一義・高木直史（名大） |
我々は2分決定グラフ（BDD）によるSFQ論理回路の設計をノードに1対2のスイッチセルを用いて行ってきた。本論文ではBD... [more] | SCE2004-27 pp.13-18 |
[研究会発表申込システムのトップページに戻る]