| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| SDM | 2019-02-07 11:25 |
東京 | 東京大学/本郷 工学部４号館 42講義室 | ［招待講演］誘導自己組織化による極微細三次元配線形成技術 福島誉史・○マリアッパン ムルゲサン・小柳光正（東北大）  SDM2018-92 |
将来の三次元積層型集積回路（3D-LSI）作製の鍵を握る極微細シリコン貫通配線（TSV）の形成とチップ間の微細電極の接続... [more] | SDM2018-92 pp.5-8 |
| SDM | 2019-02-07 13:10 |
東京 | 東京大学/本郷 工学部４号館 42講義室 | ［招待講演］Stress Investigation of Annular-Trench-Isolated (ATI) Through Silicon Via (TSV) ○Wei Feng・Naoya Watanabe・Haruo Shimamoto・Masahiro Aoyagi・Katsuya Kikuchi（AIST） SDM2018-93 |
[more] | SDM2018-93 pp.9-14 |
| EMCJ, IEE-EMC, IEE-MAG (連催) |
2018-11-22 14:20 |
海外 | KAIST（韓国大田市） | A Novel Eye-Diagram Estimation Method for Pulse Amplitude Modulation with N-level on Stacked Through Silicon Vias ○Junyong Park・Youngwoo Kim・Kyungjun Cho・Seongsoo Lee・Joungho Kim（KAIST） EMCJ2018-64 |
This paper proposed an eye-diagram estimation method for pul... [more] | EMCJ2018-64 p.29 |
| VLD, CAS, MSS, SIP (共催) |
2016-06-17 15:30 |
青森 | 弘前市立観光館 | 三次元集積回路の熱解析 ○古見 薫・今井 雅・新岡七奈子・黒川 敦（弘前大） CAS2016-32 VLD2016-38 SIP2016-66 MSS2016-32 |
三次元集積回路は複数チップを積層することから，薄い平面の1チップ集積回路に比べて放熱がしにくく，チップの温度が上昇してし... [more] | CAS2016-32 VLD2016-38 SIP2016-66 MSS2016-32 pp.173-178 |
| EMCJ, IEE-EMC, IEE-MAG (連催) |
2016-06-02 16:10 |
海外 | NTU (台湾) | ［招待講演］Modeling and Measuring Vertical Interconnects with Impedance Control Over a Wide Frequency Range ○Kuan-Chung Lu・Tzyy-Sheng Horng（National Sun Yat-sen Univ.） EMCJ2016-35 |
The advantages of vertical interconnects include superior el... [more] | EMCJ2016-35 pp.57-62 |
| SDM, ICD (共催) |
2013-08-01 13:45 |
石川 | 金沢大学 角間キャンパス | ［招待講演］貫通シリコンビアとアクティブインタポーザを用いた4096 bit幅100 GByte/秒ワイドI/Oの設計と診断 ○永田 真・高谷 聡（神戸大）・池田博明（ASET） SDM2013-71 ICD2013-53 |
貫通シリコンビア(TSV)技術によりメモリチップ、インタポーザチップ、およびロジックチップの三層積層構造による4096 ... [more] | SDM2013-71 ICD2013-53 pp.31-34 |
| CPM | 2010-07-30 09:30 |
北海道 | 道の駅しゃり 会議室 | ラジカル反応を応用したZrNx膜の低温作製 ○佐藤 勝・武山真弓（北見工大）・早坂祐一郎・青柳英二（東北大）・野矢 厚（北見工大） CPM2010-36 |
３次元実装によるSi-ULSI の集積度の向上に必要なSi 貫通ビア配線に適用可能な低温での拡散バリヤの新たな成膜手法と... [more] | CPM2010-36 pp.29-34 |
| SDM | 2009-10-29 15:30 |
宮城 | 東北大学 | 3次元チップ積層のためのウェットエッチングによるシリコンウェーハの薄化技術 ○吉川和博・大橋朋貢・吉田達朗・根本剛直・大見忠弘（東北大） SDM2009-120 |
3次元チップ積層は、半導体の新たな技術として開発が進められている。この3次元チップ積層と貫通電極(TSV)には、シリコン... [more] | SDM2009-120 pp.15-19 |
| CPM | 2009-08-11 11:15 |
青森 | 弘前大学 | 3次元Si貫通ビアに適用可能なバリヤ膜の新規成膜手法の有用性 ～ 低温作製されたZrNx膜の特性評価 ～ ○佐藤 勝・武山真弓（北見工大）・早坂祐一郎・青柳英二（東北大）・野矢 厚（北見工大） CPM2009-44 |
Si-ULSI の3 次元Si 貫通ビア配線にとって，最も重要な要件の一つが200℃以下の低温プロセスである．本研究では... [more] | CPM2009-44 pp.57-60 |
| ED | 2009-07-31 11:15 |
大阪 | 大阪大学（銀杏会館） | Si貫通ビアへの応用に向けた無電解めっき技術の研究 ○井上史大・横山 巧（関西大）・山本和広・田中秀吉（NICT）・新宮原正三（関西大） ED2009-111 |
半導体メモリ等の大容量化にはシリコン基板を積層し、チップ間を貫通電極(TSV)で接続する三次元実装が不可欠な技術となって... [more] | ED2009-111 pp.47-50 |
[研究会発表申込システムのトップページに戻る]