| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| RECONF | 2023-08-04 14:55 |
北海道 | 函館アリーナ （ハイブリッド開催，主：現地開催，副：オンライン開催） |
ベイジアンネットワーク構造学習のための可塑性を備えたFPGAアクセラレータ ○宮城竜大（東大）・安戸僚汰（京大）・佐野健太郎（理研）・高瀬英希（東大）  RECONF2023-15 |
ベイジアンネットワークは，離散確率変数内の不確実性を含む知識を表現するための強力なモデルである．ベイジアンネットワークを... [more] | RECONF2023-15 pp.7-12 |
| VLD, DC, RECONF, ICD, IPSJ-SLDM (連催) (併催) [詳細] |
2021-12-01 10:35 |
ONLINE | オンライン開催 | 不揮発性FFを用いたマルチコンテキストCGRA ○亀井愛佳・小島拓也・天野英晴（慶大）・横山大輝・宮内陽里・宇佐美公良（芝浦工大）・平賀啓三・鈴木健太（ソニーセミコンダクタソリューションズ） VLD2021-20 ICD2021-30 DC2021-26 RECONF2021-28 |
近年，バッテリー駆動のエッジデバイスでは計算性能と並びアイドル時の省電力性能が重要視される．またIoT 端末に高頻度の間... [more] | VLD2021-20 ICD2021-30 DC2021-26 RECONF2021-28 pp.19-24 |
| RECONF | 2021-09-10 15:00 |
ONLINE | オンライン開催 | ベイジアンネットワークの構造学習におけるローカルスコア計算のFPGAによる並列化 ○宮城竜大（京大）・高瀬英希（東大/JSTさきがけ） RECONF2021-22 |
ベイジアンネットワーク（BN）は，データセット内の変数間の関係を表す有向非巡回グラフである．最適なBN構造の学習は一般的... [more] | RECONF2021-22 pp.30-35 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-29 09:25 |
大阪 | 立命館大学大阪いばらきキャンパス | 超低消費電力再構成可能アクセラレータCC-SOTB2の実装と評価 ○増山滉一朗・安藤尚輝・松下悠亮・奥原 颯・天野英晴（慶大） VLD2016-54 DC2016-48 |
Cool mega array(CMA)は，近年のウェアラブル機器やIoTに搭載するためのチップとしてsilicon o... [more] | VLD2016-54 DC2016-48 pp.61-66 |
| CPSY, DC (共催) IPSJ-EMB, IPSJ-SLDM (共催) (連催) [詳細] |
2015-03-07 08:30 |
鹿児島 | 奄美市社会福祉協議会 会議室（2F・４F） | 低電力リコンフィギャラブルアクセラレータCMA-SOTBの電力最適化 ○藤田 悠・奥原 颯・増山滉一朗・天野英晴（慶大） CPSY2014-174 DC2014-100 |
バッテリー駆動の低消費電力高効率処理のデバイスとしてLEAPによって開発され たSOTB(Silicon-on-Thi... [more] |
CPSY2014-174 DC2014-100 pp.71-76 |
| RECONF | 2014-06-12 11:40 |
宮城 | 片平さくらホール | 低電力リコンフィギャラブルアクセラレータCMA-SOTBのボディバイアス制御 ○藤田 悠・蘇 洪亮・天野英晴（慶大） RECONF2014-8 |
バッテリー駆動の低消費電力高効率処理のデバイスとしてシリコンの Thin... [more] | RECONF2014-8 pp.37-42 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-28 08:55 |
鹿児島 | 鹿児島県文化センター | 仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装 ○小川裕喜・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大） RECONF2013-47 |
組込みシステムは，開発費削減のために設計資産の再利用化が進められている． しかし，高性能化のためにソフトウェアを実行環... [more] |
RECONF2013-47 pp.45-50 |
| RECONF | 2013-09-18 17:00 |
石川 | 北陸先端科学技術大学院大学 | 低消費電力プロセッサのための限定的動的再構成アーキテクチャ ○平尾岳志・金 多厚・肥田 格・浅井哲也・本村真人（北大） RECONF2013-24 |
高性能・高エネルギー効率のプロセッサを実現するアプローチとして、対象プログラムのホットパスを可変構造のデータパスにマッピ... [more] | RECONF2013-24 pp.25-30 |
| RECONF | 2013-09-19 09:00 |
石川 | 北陸先端科学技術大学院大学 | バックゲートバイアス制御技術を用いた低電力リコンフィギャラブルアクセラレータの設計 ○蘇 洪亮・王 蔚涵・天野英晴（慶大） RECONF2013-26 |
近年、大きな Processing Element(PE) array を持っているアクセラレータのリーク電流は深刻な問... [more] | RECONF2013-26 pp.37-42 |
| RECONF | 2013-05-20 16:25 |
高知 | 高知県民文化ホール | 動的再構成プロセッサの高速化 ○片桐 徹・天野英晴（慶大） RECONF2013-5 |
動的再構成プロセッサにおいて高い処理性能が必要とされる場合，演算要素であるPEの数を増やす方法が一般的である．しかし，実... [more] | RECONF2013-5 pp.25-30 |
| CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB (共催) (連催) [詳細] |
2013-03-14 09:10 |
長崎 | 対馬市交流センター 会議室 | 低消費電力アクセラレータCMAの計算完了の保証機構について ○津坂章仁・伊澤麻衣・宇野理恵・小崎信明・天野英晴（慶大） CPSY2012-86 DC2012-92 |
Cool Mega-Array (CMA) は高性能低電力アクセラレータのための新たなアーキテクチャである． この... [more] |
CPSY2012-86 DC2012-92 pp.205-210 |
| IE, SIP, ICD, VLD, IPSJ-SLDM (共催) [詳細] |
2012-10-19 13:00 |
岩手 | ホテルルイズ（盛岡）【変更】 | マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案 ○上野伸也・Gauthier Lovic Eric・井上弘士・村上和彰（九大） VLD2012-51 SIP2012-73 ICD2012-68 IE2012-75 |
画像認識技術が様々な分野で使われ，画像認識アプリケーションを高性能・低消 費エネルギーで実行するプロセッサが要求され... [more] |
VLD2012-51 SIP2012-73 ICD2012-68 IE2012-75 pp.59-64 |
| DC, CPSY (併催) |
2012-08-02 16:15 |
鳥取 | とりぎん文化会館 | 低消費電力アクセラレータCMAのコプロセッサ化について ○伊澤麻衣・小崎信明・小泉佑介・宇野理恵・天野英晴（慶大） CPSY2012-14 |
Cool Mega-Array (CMA) は高性能低電力アクセラレータのための新たなアーキテクチャである．CMA のプ... [more] | CPSY2012-14 pp.31-36 |
| RECONF | 2012-05-29 10:35 |
沖縄 | 沖縄県男女共同参画センター | 動的再構成プロセッサアレイMuCCRA-3のメモリコントローラの研究 ○片桐 徹・弘中和衛・天野英晴（慶大） RECONF2012-4 |
動的再構成プロセッサアレイにおいて高い性能を発揮するには，PEを有効に活用することが必要となる．しかし，我々の研究開発し... [more] | RECONF2012-4 pp.19-24 |
| ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-24 14:20 |
宮城 | 一の坊（仙台） | 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討 ○上野伸也・Gauthier Lovic Eric・井上弘士・村上和彰（九大） SIP2011-63 ICD2011-66 IE2011-62 |
画像認識用の機器には高性能・低消費エネルギー化が求められており，その手段としてアクセラレータが注目されている．しかしなが... [more] | SIP2011-63 ICD2011-66 IE2011-62 pp.7-12 |
| RECONF | 2011-09-26 10:45 |
愛知 | 名古屋大学(NCES) | 低電力アクセラレータCMA-1におけるウェーブパイプラインの適用 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大） RECONF2011-22 |
CMA-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され、レジスタを持たないデータ幅24... [more] | RECONF2011-22 pp.1-6 |
| RECONF | 2011-05-13 10:45 |
北海道 | 北海道大学工学部Ｂ３棟 | 低電力アクセラレータSLD-1にけるアプリケーションプログラムの最適化 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大） RECONF2011-15 |
SLD-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され，レジスタを持たないデータ幅24... [more] | RECONF2011-15 pp.85-90 |
| RECONF | 2011-05-13 11:10 |
北海道 | 北海道大学工学部Ｂ３棟 | 低消費電力アクセラレータSLD-2の実装と評価 ○伊澤麻衣・小崎信明・安田好宏・木村優之・天野英晴（慶大） RECONF2011-16 |
Silent Large Datapath (SLD) は，近年要求が高まる高性能低電力アクセラレータのための新しいアー... [more] | RECONF2011-16 pp.91-96 |
| ICD, IPSJ-ARC (連催) |
2011-01-21 11:40 |
神奈川 | 慶応大学（日吉） | マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化 ○平松義崇（日立）・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論（東北大）・野尻 徹・内山邦男（日立） |
ヘテロジニアスマルチコアプロセッサでは，異なるコア間のデータ転送とアクセラレータ内にある演算器へのデータ供給が大きな問題... [more] | ICD2010-136 pp.57-62 |
| RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 14:30 |
神奈川 | 慶應義塾大学日吉キャンパス | マルチアクセラレータ型動的再構成プロセッサの実装 ○猪狩修平・北道淳司・奥山祐市・黒田研一（会津大） VLD2010-108 CPSY2010-63 RECONF2010-77 |
近年のSystem on a Chip(SoC)において，特定の機能に特化した多種の専用ハードウェアの搭載による実装面積... [more] | VLD2010-108 CPSY2010-63 RECONF2010-77 pp.163-168 |
[研究会発表申込システムのトップページに戻る]