研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
NLP, MICT, MBE (共催) NC (併催) [詳細] |
2022-01-23 09:50 |
ONLINE |
オンライン開催 |
減衰付きSTDP学習則のアナログ回路設計とLSI実装 ○守谷 哲・加藤達暉(東北大)・弓仲康史(群馬大)・山本英明・佐藤茂雄・堀尾喜彦(東北大) NC2021-40 |
デバイスの低消費電力化や小型化を目的として,スパイキングニューラルネットワーク(SNN)が次世代の情報処理技術として期待... [more] |
NC2021-40 p.44 |
HWS, VLD (共催) [詳細] |
2021-03-03 14:55 |
ONLINE |
オンライン開催 |
RTOS利用システムのフルハードウェア化におけるサービス処理機能の集約 ○六車伊織・石浦菜岐佐・安堂拓也(関西学院大)・冨山宏之(立命館大)・神原弘之(京都高度技研) VLD2020-75 HWS2020-50 |
本稿では, RTOS 利用システムをフルハードウェア化する手法において,
回路規模削減と実行の高速化を目的とした回路構... [more] |
VLD2020-75 HWS2020-50 pp.38-43 |
HWS, VLD (共催) [詳細] |
2021-03-04 13:25 |
ONLINE |
オンライン開催 |
Tweakableブロック暗号を用いた低遅延メモリ保護方式とそのハードウェア設計 ○小田麻矢・上野 嶺・本間尚文(東北大)・井上明子・峯松一彦(NEC) VLD2020-83 HWS2020-58 |
本稿では,Tweakable ブロック暗号(TBC)に基づく高効率なメモリ保護方式を提案する.Intel SGXで提供さ... [more] |
VLD2020-83 HWS2020-58 pp.85-90 |
HWS, VLD (共催) [詳細] |
2021-03-04 13:50 |
ONLINE |
オンライン開催 |
線形写像の最適化による高効率AES S-Boxハードウェアの設計と評価 ○中嶋彩乃・上野 嶺・本間尚文(東北大) VLD2020-84 HWS2020-59 |
本稿では,乗法的オフセットと指数的オフセットを組み合わせた線形写像の最適化に基づくAES S-Boxハードウェアの設計と... [more] |
VLD2020-84 HWS2020-59 pp.91-96 |
CPSY, RECONF, VLD (共催) IPSJ-ARC, IPSJ-SLDM (共催) (連催) [詳細] |
2021-01-25 14:50 |
ONLINE |
オンライン開催 |
学習係数付きソフトマックス関数による効率的な注意機構 ○廣田海斗(東大)・大内真一(産総研)・藤田昌宏(東大) VLD2020-48 CPSY2020-31 RECONF2020-67 |
BERTは発表当時に11種類の自然言語処理タスクで世界最高の成績を記録した深層学習モデルであり、今日も様々な応用が検討さ... [more] |
VLD2020-48 CPSY2020-31 RECONF2020-67 pp.52-57 |
ICD, HWS (共催) [詳細] |
2020-10-26 13:00 |
ONLINE |
オンライン開催 |
即時に故障検出可能な高効率AESハードウェアの検討 ○柳生佑介・上野 嶺・本間尚文(東北大) HWS2020-31 ICD2020-20 |
本稿では,即時に故障検出可能な高効率AESハードウェアアーキテクチャの設計について述べる.
提案アーキテクチャは,差分... [more] |
HWS2020-31 ICD2020-20 pp.36-41 |
ICD, HWS (共催) [詳細] |
2020-10-26 14:55 |
ONLINE |
オンライン開催 |
半導体チップのハードウェアトロージャンに対する物理レベルの取り組み(Ⅱ) ○坂根広史・川村信一・今福健太郎・堀 洋平・永田 真・林 優一・松本 勉(産総研) HWS2020-35 ICD2020-24 |
情報の窃取や不正改変を目的として半導体チップ上に挿入されるハードウェアトロ―ジャンの脅威が問題となりつつある.本稿では,... [more] |
HWS2020-35 ICD2020-24 pp.59-64 |
ICD, HWS (共催) [詳細] |
2020-10-26 15:45 |
ONLINE |
オンライン開催 |
低遅延実装の対策回路を指向したハードウェアトロイ挿入とその評価 ○竹本 修・池崎良哉・野崎佑典・吉川雅弥(名城大) HWS2020-37 ICD2020-26 |
システムLSI の設計・製造では外部委託や他社製IP の利用が一般的である一方で,ハードウェアトロイの脅威が問題となって... [more] |
HWS2020-37 ICD2020-26 pp.71-76 |
ICD, HWS (共催) [詳細] |
2020-10-26 17:40 |
ONLINE |
オンライン開催 |
セキュアICチップにおける物理設計改竄の検出に向けた高効率シミュレーション手法の検討 ○安田一樹・門田和樹・中川大地・永田 真(神戸大) HWS2020-41 ICD2020-30 |
近年のIoT社会の発展に伴い、ハードウェア内の集積回路に対して様々なセキュリティ対策が開発されている。そのような対策設計... [more] |
HWS2020-41 ICD2020-30 pp.94-98 |
HWS, VLD (共催) [詳細] |
2020-03-05 10:30 |
沖縄 |
沖縄県青年会館 (開催中止,技報発行あり) |
電流兆候解析に基づくDCモーターのオンライン故障検知 ○大窄直樹(関西学院大)・神原弘之(京都高度技研)・石浦菜岐佐(関西学院大) VLD2019-111 HWS2019-84 |
本稿では, DCモーターのオンライン故障検知を電流兆候解析により行う.
電流兆候解析は, 個々のモーター関... [more] |
VLD2019-111 HWS2019-84 pp.101-106 |
IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 11:50 |
神奈川 |
慶応義塾大学 日吉キャンパス 来往舎 |
RISC-V機械語プログラムからのバイナリ合成 ○浜名将輝・石浦菜岐佐(関西学院大) VLD2019-71 CPSY2019-69 RECONF2019-61 |
本稿では, RISC-V 機械語プログラムからハードウェアを自動合成する手法を提案する. RISC-V を用いた CPU... [more] |
VLD2019-71 CPSY2019-69 RECONF2019-61 pp.111-115 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) ICD, IE (共催) RECONF (併催) [詳細] |
2019-11-14 10:45 |
愛媛 |
愛媛県男女共同参画センター |
[基調講演]エッジディープラーニングアクセラレータによる画像認識 ○大渕栄作(ディジタルメディアプロフェッショナル) VLD2019-38 ICD2019-28 IE2019-34 CPSY2019-41 DC2019-62 RECONF2019-39 |
近年注目されているAI技術動向、ディープラーニングの概要を紹介しながら、どのようにAIハードウェアやSoCの研究開発・シ... [more] |
VLD2019-38 ICD2019-28 IE2019-34 CPSY2019-41 DC2019-62 RECONF2019-39 pp.93-94(VLD), pp.3-4(ICD), pp.3-4(IE), pp.3-4(CPSY), pp.93-94(DC), pp.21-22(RECONF) |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) ICD, IE (共催) RECONF (併催) [詳細] |
2019-11-14 16:35 |
愛媛 |
愛媛県男女共同参画センター |
独立経路ペアの遅延差を用いたハードウェアトロイ検出テスト生成 ○力野 英・平本悠翔郎・大竹哲史(大分大) VLD2019-46 DC2019-70 |
LSIの信頼性の向上のため,ハードウェアトロイの検出が重要である.
本稿ではハードウェアトロイが挿入された信号線におい... [more] |
VLD2019-46 DC2019-70 pp.151-155 |
HWS, ICD (共催) [詳細] |
2019-11-01 14:15 |
大阪 |
DNPなんばSSビル |
剰余数系を用いた同種写像暗号ハードウェアアーキテクチャの設計に関する検討 ○船越秀隼・上野 嶺・本間尚文(東北大) HWS2019-60 ICD2019-21 |
本稿では同種写像暗号の高効率ハードウェアアーキテクチャの設計を示す.提案アーキテクチャでは,同種写像暗号の計算の大部分を... [more] |
HWS2019-60 ICD2019-21 pp.19-24 |
HWS, ICD (共催) [詳細] |
2019-11-01 16:00 |
大阪 |
DNPなんばSSビル |
非同期式回路における深層学習を用いたハードウェアトロイ検出手法に関する一考察 稲舟 洸・○今井 雅(弘前大) HWS2019-63 ICD2019-24 |
VLSIにおけるタイミング方式にはクロック信号を用いる同期式回路と要求ー応答ハンドシェイクプロトコルに基づく非同期式回路... [more] |
HWS2019-63 ICD2019-24 pp.35-40 |
ISEC, SITE, ICSS, EMM, HWS, BioX (共催) IPSJ-CSEC, IPSJ-SPT (共催) (連催) [詳細] |
2019-07-24 14:10 |
高知 |
高知工科大学 |
乗法的オフセットに基づく高効率AESハードウェアアーキテクチャの設計 ○上野 嶺(東北大)・森岡澄夫(インターステラテクノロジズ)・三浦典之・松田航平・永田 真(神戸大)・Shivam Bhasin(南洋理工大)・Yves Mathieu・Tarik Graba・Jean-Luc Danger(フランス国立高等電気通信学校)・本間尚文(東北大) ISEC2019-58 SITE2019-52 BioX2019-50 HWS2019-53 ICSS2019-56 EMM2019-61 |
本稿では高効率AES ハードウェアアーキテクチャの設計を示す.提案アーキテクチャはレジスタリタイミングや命令順序交換に加... [more] |
ISEC2019-58 SITE2019-52 BioX2019-50 HWS2019-53 ICSS2019-56 EMM2019-61 pp.375-382 |
MBE |
2019-05-19 09:25 |
新潟 |
新潟大学 |
四肢歩行の対称性と冗長性に関する群論的考察 ○前田義信・岩城 護(新潟大) MBE2019-2 |
これまで四肢動物の歩容をハードワイヤードなアナログ回路ネットワークで構築する研究をしてきた.そこでは中枢パターン発生器(... [more] |
MBE2019-2 pp.7-12 |
HWS |
2019-04-12 14:20 |
宮城 |
東北大学 |
ガロア体演算に基づく認証暗号の統合ハードウェアの設計 ○澤田石尚太郎・上野 嶺・本間尚文(東北大) HWS2019-3 |
本稿では,ガロア体演算に基づく様々な認証暗号を高効率に実行可能な統合ハードウェアについて述べる.現在の主流である AES... [more] |
HWS2019-3 pp.13-18 |
HWS, VLD (共催) |
2019-03-01 10:00 |
沖縄 |
沖縄県青年会館 |
RTOSを用いたシステムのフルハードウェア実装とその自動化 ○大迫裕樹・石浦菜岐佐(関西学院大)・冨山宏之(立命館大)・神原弘之(京都高度技研) VLD2018-122 HWS2018-85 |
本稿では, RTOS を用いたプログラムを高位合成によりフルハードウェア実装する手法を提案する. 本手法では, タスク/... [more] |
VLD2018-122 HWS2018-85 pp.175-180 |
HWS, VLD (共催) |
2019-03-02 10:00 |
沖縄 |
沖縄県青年会館 |
PRINCEファミリ暗号プロセッサの超軽量実装 ○松田航平・永田 真・三浦典之(神戸大) VLD2018-137 HWS2018-100 |
情報化社会の発展に伴い, IoTシステムのエッジノード等においても利用可能な軽量暗号技術に関する研究が盛んに行われている... [more] |
VLD2018-137 HWS2018-100 pp.261-265 |