研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
SCE |
2020-01-17 13:15 |
神奈川 |
横浜市開港記念会館 |
[ポスター講演]Design and evaluation of single flux quantum circuits by using local magnetic flux bias technique ○Shunta Asada・Yuki Yamanashi・Nobuyuki Yoshikawa(Yokohama Natl. Univ.) SCE2019-42 |
We developed a local magnetic flux bias (LFB) technique to i... [more] |
SCE2019-42 pp.53-56 |
SCE |
2020-01-17 13:15 |
神奈川 |
横浜市開港記念会館 |
[ポスター講演]Methodology for Automating Data Feedback Circuit Synthesis for a 4- bit Counter in Adiabatic Quantum-Flux-Parametron Logic ○Ro Saito(YNU)・Christopher L. Ayala・Olivia Chen(YNU IAS)・Tomoyuki Tanaka・Tomohiro Tamura・Nobuyuki Yoshikawa(YNU) SCE2019-58 |
[more] |
SCE2019-58 pp.117-119 |
MSS, CAS, SIP, VLD (共催) |
2019-07-31 10:00 |
岩手 |
岩手大学 |
伝搬遅延を含む等価回路モデルの遅延微分方程式を用いた時間領域解析 ○秋丸大甫・久門尚史・イスラム マーフズル・和田修己(京大) CAS2019-13 VLD2019-19 SIP2019-29 MSS2019-13 |
本稿では電磁界の伝搬遅延を含んだ時間領域の回路モデルの定式化を行う。まず周波数領域での回路モ
デルのインダクタンスと電... [more] |
CAS2019-13 VLD2019-19 SIP2019-29 MSS2019-13 pp.55-60 |
HWS, VLD (共催) |
2019-02-27 15:45 |
沖縄 |
沖縄県青年会館 |
制限付温度依存クロックスキューによるタイミング補正 ○金子峰雄(北陸先端大) VLD2018-103 HWS2018-66 |
信号遅延の温度依存性により、順序回路の正しい動作のためのタイミング条件を満たす温度範囲が制限される。FF による信号ラッ... [more] |
VLD2018-103 HWS2018-66 pp.61-66 |
HWS, VLD (共催) |
2019-03-01 10:25 |
沖縄 |
沖縄県青年会館 |
FPGAを対象とした束データ方式による非同期式回路に対する配置制約についての検討 ○大竹 樹・齋藤 寛(会津大) VLD2018-123 HWS2018-86 |
本稿では,Field Programmable Gate Array (FPGA) を対象に束データ方式による非同期式回... [more] |
VLD2018-123 HWS2018-86 pp.181-186 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-07 09:50 |
広島 |
サテライトキャンパスひろしま |
レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討 ○大島國弘・辺 松・廣本正之・佐藤高史(京大) VLD2018-67 DC2018-53 |
集積回路の主要な信頼性問題である NBTI (Negative bias temperature instability... [more] |
VLD2018-67 DC2018-53 pp.195-200 |
CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2018-06-15 13:50 |
山形 |
たかみや瑠璃倶楽リゾート(山形市蔵王温泉) |
パワーエレクトロニクスのためのリアルタイム無線データ転送に関する一検討 ○横山慎悟・大原 衛(首都大東京)・新井雅之(日大) CPSY2018-8 DC2018-8 |
パワーエレクトロニクス回路では,回路内部のセンサによって電圧・電流の計測が行われる.現在は主に有線通信を用いて,センサか... [more] |
CPSY2018-8 DC2018-8 pp.119-124 |
VLD, HWS (併催) |
2018-03-01 13:00 |
沖縄 |
沖縄県青年会館 |
一般同期回路における遅延挿入に対するグラフ縮小技法の評価 ○新井祐樹・築山修治(中大) VLD2017-110 |
一般同期回路では,最小遅延を持つ経路上に適切な遅延を挿入することにより,クロックの動作周期をクリティカル遅延より小さくす... [more] |
VLD2017-110 pp.127-132 |
VLD, HWS (併催) |
2018-03-01 13:25 |
沖縄 |
沖縄県青年会館 |
束データ方式による非同期式RTLモデルに対する消費エネルギー最適化の検討 ○仙波翔吾・齋藤 寛(会津大) VLD2017-111 |
本稿では,束データ方式による非同期式RTLモデルに対して2つの消費エネルギー最適化手法を検討する.1つ目は,パスに対する... [more] |
VLD2017-111 pp.133-138 |
ICD, CPSY, CAS (共催) |
2017-12-14 15:10 |
沖縄 |
アートホテル石垣島 |
論理ゲートを連続時間2値動作させて用いるrail-to-rail増幅回路の内部遅延を考慮した低雑音設計 ○鈴木博俊・和田和千(明大) CAS2017-80 ICD2017-68 CPSY2017-77 |
CMOSの微細化の恩恵をアナログ回路にももたらすべく,論理ゲートを連続時間2値動作させて用いる増幅回路が提案されている.... [more] |
CAS2017-80 ICD2017-68 CPSY2017-77 pp.85-89 |
SIP, CAS, MSS, VLD (共催) |
2017-06-20 15:30 |
新潟 |
新潟大学五十嵐キャンパス 中央図書館ライブラリーホール |
演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価 ○右近祐太・佐藤真平・高橋篤司(東工大) CAS2017-23 VLD2017-26 SIP2017-47 MSS2017-23 |
データセンタにおいて想定されるサービスには高い精度を必要とせず,かつ計算量の多い処理が多数ある.そのため,少ないリソース... [more] |
CAS2017-23 VLD2017-26 SIP2017-47 MSS2017-23 pp.119-124 |
AP |
2017-03-17 11:20 |
岩手 |
岩手大学 |
地上デジタル放送信号を利用した精密伝搬計測における計測精度の検討 ○太田弘毅(NICT) AP2016-194 |
地上デジタル放送を利用した精密伝搬計測を研究しており,発振器の位相雑音の影響に関する検討を進めてきた.今回は,変調器や計... [more] |
AP2016-194 pp.93-98 |
VLD |
2017-03-02 11:45 |
沖縄 |
沖縄県青年会館 |
単層プリント基板における目標等長配線を実現するための部分配線修正手法 ○杉原 舜・佐藤真平・高橋篤司(東工大) VLD2016-114 |
プリント基板における各ネットの配線は遅延やノイズなどの要求を満たすため、
それぞれ目標とする配線長を達成する必要がある... [more] |
VLD2016-114 pp.73-78 |
SDM |
2017-02-06 13:35 |
東京 |
東京大学/本郷 |
[招待講演]モノリシック三次元インバータにおける積層トランジスタの電気的結合とその層間絶縁膜厚依存性 ○服部淳一・福田浩一・入沢寿史・太田裕之・前田辰郎(産総研) SDM2016-143 |
モノリシック三次元インバータについて,積み重なったトランジスタの電気的結合が性能に与える影響をTCAD(technolo... [more] |
SDM2016-143 pp.23-28 |
CPSY, RECONF, VLD (共催) IPSJ-SLDM, IPSJ-ARC (共催) (連催) [詳細] |
2017-01-25 09:25 |
神奈川 |
慶大日吉キャンパス |
典型的な回路を用いた近似演算における入力系列の演算精度への影響の調査 ○佐藤真平・右近祐太・高橋篤司(東工大) VLD2016-95 CPSY2016-131 RECONF2016-76 |
集積回路において,可変レイテンシを仮定すると回路はタイミングエラーが発生する可能性のあるクロッ
ク周期で動作させること... [more] |
VLD2016-95 CPSY2016-131 RECONF2016-76 pp.165-170 |
CAS, NLP (共催) |
2016-10-27 15:25 |
東京 |
日立中央研究所 |
2ステップ逐次比較時間デジタイザの自己校正法とトリガ回路の検討 ○井田貴士・小澤祐喜・姜 日晨・小林春夫(群馬大)・塩田良治(ソシオネクスト) CAS2016-48 NLP2016-74 |
本稿では、絶対(平均)遅延素子配列のばらつきに対する線形自己校正を備えた2ステップ逐次比較時間-デジタル変換器(SAR ... [more] |
CAS2016-48 NLP2016-74 pp.55-60 |
VLD |
2016-03-02 13:50 |
沖縄 |
沖縄県青年会館 |
動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化 ○中塚裕志・高橋篤司(東工大) VLD2015-140 |
完全同期方式に代わる設計方式として提案された一般同期方式では,フリップフロップへのクロックの同時到達性を仮定しない.一般... [more] |
VLD2015-140 pp.167-172 |
ICD, CPSY (共催) |
2015-12-17 16:00 |
京都 |
京都工芸繊維大学 |
[ポスター講演]非接触給電向け電圧遅延変換DLLを用いたZVSCMOS整流器 ○篠原秀樹・宮地幸祐(信州大) ICD2015-79 CPSY2015-92 |
無線電力供給用途のCMOS整流回路の効率を良くするためにアクティブダイオードが広く研究されている。アクティブダイオードは... [more] |
ICD2015-79 CPSY2015-92 p.61 |
ICD, CPSY (共催) |
2015-12-18 16:20 |
京都 |
京都工芸繊維大学 |
バッファリングを利用した出力ドリフト補正が不要な時間領域アナログ信号積分器 ○矢野智比古・名倉 徹・飯塚哲也・浅田邦博(東大) ICD2015-94 CPSY2015-107 |
入力と出力が共にプロセスの微細化と親和性の高い信号形式である時間領域信号である積分器を提案する.
積分器の出力値は同一... [more] |
ICD2015-94 CPSY2015-107 pp.129-134 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 09:20 |
長崎 |
長崎県勤労福祉会館 |
ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケジューリングアルゴリズム ○猪谷孝太・岩垣 剛・市原英行・井上智生(広島市大) VLD2015-60 DC2015-56 |
本稿では,4相2線式非同期システムの高位合成におけるスケジューリング問題について議論する.高位合成の入力として与えられる... [more] |
VLD2015-60 DC2015-56 pp.147-152 |