| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| DC | 2014-02-10 09:50 |
東京 | 機械振興会館 | 非同期式QDI回路における任意の故障に対する検出手法 ○水谷早苗・岩田大志・山口賢一（奈良高専）  DC2013-81 |
VLSI の製造プロセスの微細化に伴い,非同期式回路が注目されている.非同期式回路の実現方法として, 同期式回路から非同... [more] | DC2013-81 pp.13-18 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-01-28 11:40 |
神奈川 | 慶応義塾大学 日吉キャンパス | 複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法 ○田崎智也・籠谷裕人・杉山裕二（岡山大） VLD2013-109 CPSY2013-80 RECONF2013-63 |
非同期式パイプライン回路を設計する手法の一つとして， 依存性グラフを用いた合成法が提案されている．この合成法は現実では... [more] |
VLD2013-109 CPSY2013-80 RECONF2013-63 pp.43-48 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 10:55 |
青森 | 弘前大学 コラボ弘大 | 2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案 ○今井 雅（弘前大）・米田友洋（NII） VLD2013-47 ICD2013-71 IE2013-47 |
要求-応答ハンドシェイクに基づいて動作する非同期式回路の代表的なハンドシ... [more] | VLD2013-47 ICD2013-71 IE2013-47 pp.7-12 |
| IPSJ-SLDM, VLD (連催) |
2012-05-31 10:55 |
福岡 | 北九州国際会議場 | 束データ方式による非同期式回路のFPGA設計支援ツールセットの構築 ○滝澤恵多郎・飯塚 成・齋藤 寛（会津大） VLD2012-9 |
本稿では，FPGA への実装を対象とした非同期式回路の設計支援ツールセットを提案する．提案するツールセットでは，束データ... [more] | VLD2012-9 pp.49-54 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 10:55 |
宮崎 | ニューウェルシティ宮崎 | 制御回路共有化に基づく非同期細粒度パワーゲーティング手法とその応用 ○河野宇朗（東北大）・鬼沢直哉（マギル大）・松本 敦・羽生貴弘（東北大） VLD2011-89 DC2011-65 |
本稿では，近年増加しているリーク電流による消費電力(リーク電力)を削減する手法として用いられるパワーゲーティングにおいて... [more] | VLD2011-89 DC2011-65 pp.215-220 |
| RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 13:30 |
神奈川 | 慶應義塾大学日吉キャンパス | ［招待講演］FPGAを対象とした束データ方式による非同期式回路の設計 ○齋藤 寛（会津大） VLD2010-107 CPSY2010-62 RECONF2010-76 |
本稿では，始めに，FPGAを対象とした非同期式回路の研究を紹介する．次に，束データ方式による非同期式回路を，市販のFPG... [more] | VLD2010-107 CPSY2010-62 RECONF2010-76 pp.157-162 |
| DC | 2010-06-25 13:30 |
東京 | 機械振興会館 | C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法 ○岩田大志・大竹哲史・井上美智子・藤原秀雄（奈良先端大） DC2010-8 |
VLSIの大規模，高速化に伴い，大域クロックの分配が困難になるなどの問題が顕在化しており， それらの問題を解決する手段... [more] |
DC2010-8 pp.1-6 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-02 10:40 |
高知 | 高知市文化プラザ | GALSシステムにおける非同期バスのFPGAによる実装 ○堀 武宏・中村次男・冬爪成人・笠原 宏・田中照夫（東京電機大） CPM2009-135 ICD2009-64 |
非同期式回路では同期式回路で課題となっている消費電力やノイズの抑制・高速処理およびクロックスキューなどの諸問題を解決する... [more] | CPM2009-135 ICD2009-64 pp.7-12 |
| CPSY, DC (併催) |
2009-08-04 - 2009-08-05 |
宮城 | フォレスト仙台 | 高信頼オンチップ非同期データ転送技術に関する一検討 ○鬼沢直哉・松本 敦・羽生貴弘（東北大）・米田友洋（NII） DC2009-18 |
本稿ではチップ内におけるプロセスや温度・電源電圧などの環境のばらつき下で正しく動作する, 多値電流モード(MVCM)回路... [more] | DC2009-18 pp.1-6 |
| VLD | 2009-03-12 17:30 |
沖縄 | 沖縄県男女共同参画センター | 非同期式$\pm2^k$グレイコード演算器の設計 ○松山晋也・久門尚史（京大） VLD2008-155 |
グレイコードの値の変化に対してコード変化が少ないという位相的性質は，非同期式回路設計に有効に働くと考えられ，実際に非同期... [more] | VLD2008-155 pp.171-176 |
| VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-30 14:45 |
神奈川 | 慶応義塾大学(日吉) | GALSシステムにおける非同期バスの実装 ○堀 武宏・中村次男・冬爪成人・笠原 宏・田中照夫（東京電機大） VLD2008-120 CPSY2008-82 RECONF2008-84 |
非同期式回路では同期式回路で発生する消費電力・速度・ノイズ・クロックスキューなどの問題を解決することができるが、その性質... [more] | VLD2008-120 CPSY2008-82 RECONF2008-84 pp.171-176 |
| ICD | 2008-12-12 14:35 |
東京 | 東工大（大岡山）国際交流会館 | 非同期式±1グレイコード演算器の設計 ○松山晋也・久門尚史（京大） ICD2008-124 |
グレイコードの値の変化に対してコード変化が少ないという位相的性質は，微少変化に対する演算の効率化や低消費電力の実現だけで... [more] | ICD2008-124 pp.113-118 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-19 11:15 |
福岡 | 北九州学術研究都市 | マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減 ○高田幸永・今井 雅・中村 宏・南谷 崇（東大） VLD2008-90 DC2008-58 |
今後増大すると予測されている遅延変動の対処法の1つとして，2線2相式非同期設計がある．しかし2線式回路は回路量が大きく，... [more] | VLD2008-90 DC2008-58 pp.183-188 |
| DC, CPSY (共催) |
2008-04-23 16:45 |
東京 | 東大・武田ホール | 非同期式回路に基づく耐劣化故障性実現に関する考察 ○米田友洋（NII）・今井 雅（東大）・松本 敦・羽生貴弘（東北大）・中村祐一（NEC） CPSY2008-10 DC2008-10 |
半導体プロセス技術の進歩に伴い，大規模でディペンダブルなVLSIを実現する上で，今までにないようなタイプの故障が問題とな... [more] | CPSY2008-10 DC2008-10 pp.55-60 |
| VLD, ICD, DC, IPSJ-SLDM (共催) |
2005-11-30 17:00 |
福岡 | 北九州国際会議場 | bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計 ○渡邊孝一・今井 雅・近藤正章・中村 宏・南谷 崇（東大） |
VLSIテクノロジの進歩に伴い、遅延変動が深刻となっている。 2線2相非同期式回路はbit単位の遅延変動に強いが、1線... [more] |
VLD2005-60 ICD2005-155 DC2005-37 pp.37-42 |
| VLD, ICD, DC, IPSJ-SLDM (共催) |
2005-12-02 15:25 |
福岡 | 北九州国際会議場 | 時間付き信号遷移グラフの効率的縮約について ○米田友洋（NII）・Chris Myers（ユタ大） |
非同期式回路の論理合成を効率良く行うため，分割に基づく論理合成法が提案 されている．この手法では，各出力毎に十分な数の... [more] |
VLD2005-86 ICD2005-181 DC2005-63 pp.59-64 |
| SCE | 2004-10-22 10:30 |
東京 | 機械振興会館 | BDDに基づくSFQ論理回路の新しい実現方法 ○西海尚伸・伊藤真紀・吉川信行（横浜国大）・小畑幸嗣・高木一義・高木直史（名大） |
我々は2分決定グラフ（BDD）によるSFQ論理回路の設計をノードに1対2のスイッチセルを用いて行ってきた。本論文ではBD... [more] | SCE2004-27 pp.13-18 |
[研究会発表申込システムのトップページに戻る]