| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| EMCJ, MW, EST (共催) IEE-EMC (連催) [詳細] |
2019-10-25 16:55 |
宮城 | 東北学院大学(工学部1号館3階第2会議室) | メタモデリングにRBF補間を用いたPSDによるデカップリングキャパシタ実装の一検討 ○川上雅士（秋田県立大）・萓野良樹・肖 鳳超（電通大）・戸花照雄（秋田県立大）・上 芳夫（電通大）・秋元浩平・礒田陽次（秋田県立大）  EMCJ2019-70 MW2019-99 EST2019-78 |
本報告では，集合論的設計手法である選好度付セットベース設計(PSD)手法を用いた電源設計手法を提案している． 提案手法... [more] |
EMCJ2019-70 MW2019-99 EST2019-78 pp.187-191 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 10:50 |
長崎 | 長崎県勤労福祉会館 | ［招待講演］パッケージ基板の層間接続ビア構造における電源インピーダンス低減技術 ○赤星知幸・福盛大雅・水谷大輔・谷 元昭（富士通研） CPM2015-136 ICD2015-61 |
LSIの電源ノイズ低減を目的としたパッケージ基板の電源配線ビア構造における開発技術を紹介する。LSIを搭載する多層ビルド... [more] | CPM2015-136 ICD2015-61 pp.51-54 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 09:15 |
鹿児島 | 鹿児島県文化センター | チップ電源網を考慮したノイズ低減のための協調設計 ○小林遼太・大塚央記・久保元樹・清重 翔・市村 航・寺崎正洋・須藤俊夫（芝浦工大） CPM2013-109 ICD2013-86 |
CMOS LSIの高集積化・高速化・低電圧化に伴い，パワーインテグリティ(PI)を確保することの重要度が増してきている．... [more] | CPM2013-109 ICD2013-86 pp.7-12 |
| ICD, ITE-IST (連催) |
2013-07-05 17:15 |
北海道 | サン・リフレ函館 | 高周波能動素子における基板結合の評価とモデリング ○東 直矢・永田 真（神戸大） ICD2013-44 |
MOSFETの基板結合強度モデルを抵抗メッシュネットワークとMOSFET素子のバックゲート結合により広帯域で表現可能であ... [more] | ICD2013-44 pp.125-128 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 09:25 |
宮崎 | ニューウェルシティ宮崎 | デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法 ○吉川薫平・佐々木悠太（神戸大）・市川浩司（デンソー）・齊藤義行（パナソニック）・永田 真（神戸大/JST） CPM2011-163 ICD2011-95 |
ICの電源雑音は、チップ・パッケージ・ボードを統合したPDN(Power Delivery Network)のインピーダ... [more] | CPM2011-163 ICD2011-95 pp.73-78 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-29 10:40 |
福岡 | 九州大学医学部百年講堂 | CMOSデジタルLSIにおける電源雑音の周波数成分評価 ○吉川薫平・松本 大・佐々木悠太（神戸大）・永田 真（神戸大/JST） CPM2010-124 ICD2010-83 |
近年のVLSIの大規模化・高集積化・低動作電圧化によりチップ内部の電流密度上昇や雑音マージンの低下がおこり,電源雑音が顕... [more] | CPM2010-124 ICD2010-83 pp.1-6 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-02 16:00 |
高知 | 高知市文化プラザ | ［パネル討論］EMC回路設計とシステムLSIの実装設計 ～ 実装サイドからチップ設計への提言 ～ ○大坂英樹（日立）・浅井秀樹（静岡大）・伊部英史（日立）・齊藤義行（パナソニック）・原田高志（NEC）・高橋成正（日本IBM） CPM2009-142 ICD2009-71 |
高速化、高機能化するシステムＬＳＩを目標通り動かし、性能を最大に引き出すためには、そのチップの実装状態が決定的に重要にな... [more] | CPM2009-142 ICD2009-71 pp.47-49 |
| EMCJ | 2009-11-20 13:55 |
東京 | 青山学院大学 青山キャンパス | 遅延観測方式によるチップ内電源ノイズの観測 ○植松 裕・大坂英樹・鈴木英一・柳生正義・齊藤達也（日立） EMCJ2009-83 |
給電系設計のためのチップ内電源ノイズ評価手法として，インバータ回路の電位変動を出力波形の遅延変動量に変換し外部でこれを観... [more] | EMCJ2009-83 pp.25-30 |
| EMCJ | 2008-12-19 11:15 |
岐阜 | 岐阜大学 | LSI電源系の容量分散配置とデカップリングによるEMI低減とパワーインテグリティの実現 ○田中広志・和田修己・久門尚史（京大） EMCJ2008-91 |
従来，LSI電源系の設計において，バイパスコンデンサの配置により電源供給系のインプットインピーダンスを目標値以下まで下げ... [more] | EMCJ2008-91 pp.31-36 |
| CPM, ICD (共催) |
2008-01-17 11:10 |
東京 | 機械振興会館 | 高圧電源線を用いたオンチップ電源線ノイズキャンセラとその設計 ○中村安見・高宮 真・桜井貴康（東大） CPM2007-132 ICD2007-143 |
高圧電源線を用いたオンチップ電源線ノイズキャンセラを提案した．このキャンセラを90nm CMOSプロセスにより試作し，2... [more] | CPM2007-132 ICD2007-143 pp.23-27 |
| ICD, SDM (共催) |
2007-08-24 09:20 |
北海道 | 北見工業大学 | 高圧電源線を用いたオンチップ電源線ノイズキャンセラ ○中村安見・高宮 真・桜井貴康（東大） SDM2007-157 ICD2007-85 |
高圧電源線を用いたオンチップ電源線ノイズキャンセラを提案した．このキャンセラを90nm CMOSプロセスにより試作し，2... [more] | SDM2007-157 ICD2007-85 pp.91-94 |
| ICD, VLD (共催) |
2007-03-08 17:10 |
沖縄 | メルパルク沖縄 | ［招待講演］システムLSIにおける電源線雑音の測定・低減手法 ○池田 誠・浅田邦博（東大） |
本論文では、集積回路における雑音測定方式、および雑音の低減方式に関して、時間領域での雑音波形の取得、周波数領域での雑音ス... [more] | VLD2006-139 ICD2006-230 pp.121-126 |
[研究会発表申込システムのトップページに戻る]