お知らせ ◆電子情報通信学会における研究会開催について(新型コロナウイルス関連)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 65件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
HWS, VLD
(共催) [詳細]
2020-03-06
14:30
沖縄 沖縄県青年会館 パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法
山崎紘史石山悠太松田竜馬細川利典日大)・吉村正義京都産大)・新井雅之日大)・四柳浩之橋爪正樹徳島大
(ご登録済みです.開催日以降に掲載されます) [more]
DC 2020-02-26
12:00
東京 機械振興会館 n入力マルチプレクサのテスト不能故障数削減のためのコントローラ拡大法
竹内勇希細川利典山崎紘史日大)・吉村正義京都産大DC2019-90
(ご登録済みです.開催日以降に掲載されます) [more] DC2019-90
pp.25-30
DC 2020-02-26
14:10
東京 機械振興会館 パーシャルMaxSATを用いた低消費電力指向ドントケア判定・割当て同時最適化法
三澤健一郎細川利典山崎紘史日大)・吉村正義京都産大)・新井雅之日大DC2019-92
(ご登録済みです.開催日以降に掲載されます) [more] DC2019-92
pp.37-42
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-14
15:20
愛媛 愛媛県男女共同参画センター コントローラ拡大とパーシャルスキャン設計を用いた遷移故障モデルのためのテスト容易化機能的k時間展開モデル生成法
石山悠太細川利典池ヶ谷祐輝日大VLD2019-43 DC2019-67
テスト容易化設計手法において,高い故障検出効率を維持したまま,面積オーバヘッドやテスト実行時間の削減をすることが重要であ... [more] VLD2019-43 DC2019-67
pp.133-138
DC, SS
(共催)
2019-10-24
16:00
熊本 熊本大学 n回状態遷移被覆に基づく非スキャンオンラインテスト法
池ヶ谷祐輝石山悠太細川利典日大)・吉村正義京都産大SS2019-19 DC2019-47
VLSIの経年劣化による障害を回避する手段の一つとして,通常動作時に回路の出力や内部信号線の値を監視するオンラインテスト... [more] SS2019-19 DC2019-47
pp.37-42
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC
(共催)
(連催) [詳細]
2019-03-18
09:00
鹿児島 西之表市民会館(種子島) 最大充足化問題を用いた抵抗性オープン故障に対するテスト生成法
山崎紘史細川利典日大)・吉村正義京都産大)・新井雅之日大)・四柳浩之橋爪正樹徳島大CPSY2018-117 DC2018-99
従来,VLSIのテストでは,縮退故障モデルや遷移故障モデルが広く用いられてきた.しかしながら,半導体微細化技術の進展に伴... [more] CPSY2018-117 DC2018-99
pp.315-320
DC 2019-02-27
09:50
東京 機械振興会館 キャプチャセーフテストベクトルの故障伝搬経路を模倣した低消費電力志向ドントケア判定法
三澤健一郎細川利典山崎紘史日大)・吉村正義京都産大DC2018-73
初期テスト集合中のキャプチャアンセーフテストベクトル数とアンセーフ故障数を削減するために,低消費電力を志向したドントケ判... [more] DC2018-73
pp.13-18
DC 2019-02-27
13:40
東京 機械振興会館 コントローラの遷移故障検出率向上のための状態割当て手法
吉村正義京都産大)・竹内勇希山崎紘史細川利典日大DC2018-78
近年,VLSIの微細化・高速化に伴いタイミング欠陥が増加し,遷移故障モデルにおけるテストが必要不可欠である.しかし,回路... [more] DC2018-78
pp.43-48
DC 2019-02-27
14:30
東京 機械振興会館 コントローラのテスト活性化用状態圧縮法
池ヶ谷祐輝石山悠太細川利典山崎紘史日大DC2018-80
VLSIのテストにおける課題の一つとして,テスト容易化設計回路の面積削減と故障検出効率の向上が挙げられる.その課題を解決... [more] DC2018-80
pp.55-60
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2018-12-06
10:55
広島 サテライトキャンパスひろしま ニューラルネットワークを用いたランダムキャプチャセーフテストベクトル生成について
越智小百合三澤健一郎細川利典山内ゆかり新井雅之日大VLD2018-51 DC2018-37
実速度スキャンテストにおいて,過度のキャプチャ消費電力はIRドロップを引き起こし,誤テストにより歩留り損失が発生する.キ... [more] VLD2018-51 DC2018-37
pp.89-94
DC 2018-02-20
09:55
東京 機械振興会館 コントローラ拡大を用いた遷移故障テストパターン数削減のための演算器のテストレジスタ割当て法
竹内勇希武田 俊細川利典山崎紘史日大)・吉村正義京都産大DC2017-78
VLSIのテストコストを削減するためには,テストパターン数を削減することが必要である.特に動的テスト圧縮の効率を高めるた... [more] DC2017-78
pp.7-12
DC 2018-02-20
11:40
東京 機械振興会館 kサイクルテストに基づく有限状態機械のテスト生成法
木下湧矢細川利典日大)・藤原秀雄阪学院大DC2017-81
半導体集積技術の発達に伴い,VLSIの大規模化,複雑化が急速に進んでいる.これに伴い,効率の良い順序回路のテスト生成技術... [more] DC2017-81
pp.25-30
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-06
15:20
熊本 くまもと県民交流館パレア コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法
武田 俊細川利典山崎紘史日大)・吉村正義京都産大VLD2017-37 DC2017-43
近年, VLSIのテストコスト増大に伴い,DFT設計を用いたテストパターン数削減手法が重要視されている.特に, VLSI... [more] VLD2017-37 DC2017-43
pp.61-66
DC 2017-02-21
10:30
東京 機械振興会館 キャプチャセーフテストベクトルを利用した低消費電力指向テスト生成における動的テスト圧縮法
細川利典平井淳士山崎紘史新井雅之日大DC2016-74
実速度スキャンテストにおいて,キャプチャ動作時の過度な電力消費は回路の熱破壊や誤テストといった深刻な問題を引き起こし,歩... [more] DC2016-74
pp.1-6
DC 2017-02-21
14:25
東京 機械振興会館 到達不能状態を用いたSATベース順序回路のテスト不能故障判定法
二関森人細川利典日大)・吉村正義京都産大)・新井雅之日大)・四柳浩之橋爪正樹徳島大DC2016-79
スキャン設計回路は,ハードウェアオーバヘッドやテスト実行時間の増加が課題として挙げられている.上述の課題を解決するために... [more] DC2016-79
pp.29-34
DC 2017-02-21
15:05
東京 機械振興会館 拡張シフトレジスタを用いた強セキュア回路設計法
山崎紘史細川利典日大)・藤原秀雄阪学院大DC2016-80
 [more] DC2016-80
pp.35-40
DC 2016-06-20
15:15
東京 機械振興会館 テスト容易化機能的時間展開モデル生成のためのテスト容易化バインディング法
佐藤 護細川利典増田哲也西間木 淳日大)・藤原秀雄阪学院大DC2016-14
データパスを対象とした効率的なテスト生成手法として,テスト容易化機能的時間展開モデルを用いたテスト生成法が提案されている... [more] DC2016-14
pp.25-30
DC 2016-02-17
14:00
東京 機械振興会館 故障励起条件解析を用いたユニバーサル論理故障診断のための被疑故障ランキング法
高野秀之細川利典山崎紘史日大)・山崎浩二明大DC2015-91
 [more] DC2015-91
pp.31-36
DC 2016-02-17
14:50
東京 機械振興会館 テストパターン数削減のためのRTLテストポイント挿入法
大崎直也細川利典山崎紘史日大)・吉村正義京都産大DC2015-93
VLSIのテストコスト削減のため,テストポイント挿入を用いたテストパターン数削減法が提案されている.ゲートレベルにおける... [more] DC2015-93
pp.43-48
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2015-12-03
13:45
長崎 長崎県勤労福祉会館 静的テスト圧縮のための多重目標故障テスト生成を用いたMバイNアルゴリズム
原 侑也山崎紘史細川利典日大)・吉村正義京都産大VLD2015-69 DC2015-65
 [more] VLD2015-69 DC2015-65
pp.207-212
 65件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.
(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会