| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| DC | 2013-12-13 13:50 |
石川 | 和倉温泉観光会館 | TDCによる高速オンチップ遅延時間測定を用いた高品質遅延故障テストセット構成法 ○加藤健太郎（鶴岡高専）・小林春夫（群馬大）  DC2013-70 |
汎用プロセッサ，システムLSIといった高速かつ低消費電力なディジタルLSIは，今日のあらゆる分野において必要不可欠である... [more] | DC2013-70 pp.13-16 |
| DC | 2013-06-21 16:00 |
東京 | 機械振興会館 | バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法 ○加藤健太郎（鶴岡高専） DC2013-14 |
本研究ではバウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法を提案する... [more] | DC2013-14 pp.25-29 |
| DC, CPSY (共催) |
2013-04-26 16:40 |
東京 | 首都大学東京秋葉原サテライトキャンパス | 隣接テスト機構を用いたオンチップ遅延測定法 ○加藤健太郎（鶴岡高専） CPSY2013-8 DC2013-8 |
本研究では隣接テスト機構を用いたTime to Digital Converter (TDC) によるオンチップ遅延測定... [more] | CPSY2013-8 DC2013-8 pp.43-48 |
| DC | 2012-06-22 13:25 |
東京 | 機械振興会館 | 組み込み遅延測定回路を用いた時分割オンチップパス遅延測定のための入力系列データ量削減の1手法 ○加藤健太郎（鶴岡高専） DC2012-10 |
時分割遅延測定法は，オンチップ遅延測定の測定時間短縮に有効である．しかしながらこの手法はスキャン入力系列以外に測定パスを... [more] | DC2012-10 pp.7-13 |
| DC | 2010-02-15 13:20 |
東京 | 機械振興会館 | 差分による遅延測定法の実行時間と面積の削減 ○田辺 融・湊 浩久・加藤健太郎・難波一輝・伊藤秀男（千葉大） DC2009-71 |
近年のVLSIにおける微細化や高集積化，高速化に伴い，回路内の信号伝播時間がわずかに変化する微小遅延欠陥が問題視されてい... [more] | DC2009-71 pp.39-44 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-20 10:05 |
福岡 | 北九州国際会議場 | 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法 ○加藤健太郎・難波一輝・伊藤秀男（千葉大） VLD2007-70 DC2007-25 |
本論文では，遅延故障テスト容易化フリップフロップ( 以下FF と略記) 方式の下での縮退故障テストデータ圧縮法を提案する... [more] | VLD2007-70 DC2007-25 pp.1-6 |
| CPSY, DC (共催) |
2006-04-14 10:40 |
東京 | 東大武田ホール | 粗粒度動的再構成可能デバイスのPE部テストのためのDFT ○加藤健太郎・姚 玉敏・難波一輝・伊藤秀男（千葉大） |
本論文ではマルチコンテキストベース動的再構成可能デバイスのPE（Processing Element）部のBIST（組み... [more] | CPSY2006-4 DC2006-4 pp.19-24 |
[研究会発表申込システムのトップページに戻る]